PCB 전원 무결성에 대한 완벽한 가이드: 기판부터 패키지까지

당연하게 들리겠지만, PCB 및 고급 패키지에서의 전력 전달은 특히 데이터 센터, 에지 컴퓨팅, 모바일 장치, 통신/네트워킹과 같은 환경에서 설계자가 직면한 힘든 문제 중 하나입니다. 이러한 환경에서는 엄청난 양의 데이터가 매우 빠른 데이터 속도 채널을 통해 이동됩니다. 우리가 신호 무결성에 중점을 두는 만큼 안정적인 전력이 없다면 이러한 시스템 중 작동하는 것은 아무것도 없을 것입니다.

전원 무결성은 컴포넌트 수준 및 PCB 수준에서 발생합니다. 이 블로그에서 다른 사람들이 언급했듯이 전원 무결성 문제는 신호 무결성 문제(Jitter, 공급/접지 바운스, EMI)를 야기할 수 있습니다. 대부분의 간단한 전원 무결성 가이드는 PCB 수준에만 중점을 두는 경향이 있지만, 상호 연결에 안정적인 전력을 제공하려면 PCB와 패키지가 모두 함께 작동해야 합니다.

이 가이드에서는 PCB 설계자에게 전원 무결성에 대한 포괄적인 개념적 관점을 제공하고자 합니다. 설계자는 보통 패키징을 제어할 수 없지만, PCB 및 컴포넌트 패키지가 함께 작동하여 안정적인 전력을 제공하도록 조치를 취할 수 있습니다. 스택업 설계부터 최적의 커패시터 선택에 이르기까지 이러한 영역 전반에서 전원 무결성을 보장하기 위한 몇 가지 주요 접근 방식을 간략히 설명해 드리겠습니다.

PCB의 전원 무결성을 결정하는 요소

전원 무결성은 AC 및 DC 모두에 해당하는 개념입니다. DC의 경우 우리는 낮은 DC 전압 강하를 보장하기 위해 구리 레일의 크기가 적절한지 여부에 주의를 기울입니다. PCB가 전원 무결성을 염두에 두고 설계되지 않은 경우 전원 레일에서 관찰되는 전압은 아래 이미지와 같을 수 있습니다. I/O가 전환하는 단계 중에 PCB의 전력 전달 네트워크(PDN)에서 끌어온 전류 펄스가 전원 버스에서 과도 현상을 자극합니다. 아래는 논리 회로의 반복 전환에 대한 예시입니다.

이러한 문제는 흔히 매우 빠르게 전환하는 고속 컴포넌트에서 발생합니다. 더 많은 I/O가 동시에 전환할수록 더 많은 전력 수요가 발생하며, 이에 따라 전원 레일에서 더 많은 노이즈가 발생할 수 있습니다. 이러한 과도 응답 중 하나를 자세히 살펴보면 과도 현상이 여러 시간 상수(주로 전원 레일에서 가장 많은 노이즈에 기여하는 긴 저주파 시간 상수)에 대해 감쇠하는 것을 볼 수 있습니다.

보통 주어진 PDN 구조에서 신호 상승 시간이 더 빠르면 생성되는 리플이 더 큰 오버슈트를 갖거나 더 높은 주파수의 저감쇠 진동과 연관된 여러 시간 상수를 가질 수 있습니다. 이러한 진동은 다음과 같은 두 가지 이유 때문에 바람직하지 않습니다.

1. 이러한 진동은 로직 수준이 잘못 해석될 수 있는 출력 신호의 노이즈(타이밍 노이즈 및 신호 수준 노이즈)로 나타납니다.
2. 이러한 진동은 기판(보통 에지)에서 측정될 수 있는 복사성 EMI를 생성합니다.

이러한 두 가지 이유로 설계자는 레귤레이터의 DC 전압 출력이 최대한 안정적으로 되도록 몇 가지 조치를 취해야 합니다.

PDN 임피던스, 인덕턴스 및 전기 용량

PCB에 있는 PDN의 임피던스는 전원 무결성의 주요 결정 요인이 됩니다. 레귤레이터도 피드백 루프를 통해 역할을 수행하지만(아래 참고) PDN 임피던스를 설계하는 것은 PCB 설계자의 영역입니다. 목표는 최대한 낮은 PDN 임피던스(보통 100mOhm 레벨 미만)를 갖는 것입니다.

PDN 임피던스는 아래 표에 요약된 여러 요소의 유무에 의해 결정됩니다.

전체적으로 이러한 요소는 PDN의 임피던스 스펙트럼을 결정합니다. 아래 이미지에 PDN에 대한 다양한 기여 요소가 주파수 범위별로 대략적으로 설명되어 있습니다. 여기에 나와 있는 이 임피던스 스펙트럼은 다수의 커패시터로 구성되며, 이는 빠른 에지 속도로 실행되는 I/O의 수가 많은 대표적인 디지털 프로세서입니다.

PDN 토폴로지

고급 프로세서에 전원을 공급하는 모든 PDN은 다중 포트 네트워크입니다. 이러한 네트워크는 높은 값부터 낮은 로직 수준에 이르기까지 여러 조정 전압을 필요로 합니다. 핀이 많은 프로세서에서는 높은 로직 수준(5V0 또는 3V3)부터 낮은 수준인 0V8에 이르는 전압이 발생하는 것이 일반적입니다.

고급 프로세서의 PDN을 정의하는 전원 트리의 예는 아래와 같습니다. 이 예는 다양한 레일이 전체 시스템에 전원을 공급하는 메인 전원 공급 장치 또는 레귤레이터에서부터 구성되는 방법을 보여줍니다.

위의 예를 모든 디지털 컴포넌트에 대해 일반화할 수 있는 것은 아니지만 많은 컴포넌트가 여러 레일을 갖는다는 점을 설명할 수 있을 것입니다. 위의 전력 토폴로지에 의해 공급되는 디지털 프로세서는 대형 FPGA, 네트워크 프로세서, MPU, 대형 MCU, GPU 또는 다른 특수 프로세서 등 어떤 컴포넌트든 될 수 있습니다. 프로세서의 I/O는 공급 레일에서 전력을 끌어오기 때문에, 이러한 공급 레일은 PDN에서 상당한 과도 노이즈를 겪을 수 있습니다.

위의 토폴로지는 두 가지 설계 요구 사항의 필요성을 설명합니다. 우선 레일, 특히 동일한 레귤레이터에 의해 공급되는 두 개의 다른 레일은 서로 노이즈를 전달하지 않도록 분리되어야 합니다. 또한 각 레일은 낮은 노이즈의 여기를 보장하기 위해 자체적으로 낮은 임피던스 값을 가져야 합니다.

PCB 스택업 및 재료

전원 무결성 측면에서 PCB 스택업의 재료 선택은 안정적인 전력 전달을 위해 필요한 전기 용량을 제공하는 데 중요한 역할을 합니다. 또한, 레이어 배열은 얇은 레이어의 접지면에 인접하여 배치되는 전원 레일을 제공해야 합니다. 이는 스택업이 최대 약 1GHz 신호 대역폭의 신호에 대해 충분한 전기 용량을 제공하도록 하는 데 도움이 됩니다.

평면 레이어에서 사용할 수 있는 전기 용량이 충분하지 않고 디스크리트 커패시터가 와류에 의해 제한되는 경우 필요한 전기 용량은 임베디드 전기 용량 재료(ECM)에 의해 제공될 수 있습니다. 이러한 재료는 높은 Dk 값이 최대 30에 달하는 매우 얇은 필름(일부는 두께가 1mil 미만)입니다. 또한 이러한 재료는 매우 손실이 높아 PCB 기판에서 전파되는 EMI를 흡수할 수 있으므로 기판 에지에서 복사성 EMI를 줄일 수 있습니다.

PDN 임피던스 측면에서 이러한 재료의 효과 네 가지는 다음과 같습니다.

• 더 높은 전기 용량을 제공하여 중역 주파수(최대 1GHz)에서 임피던스를 낮춥니다.
• 전원/접지면 쌍과 연관된 PDN 공진을 더 낮은 주파수로 이동합니다.
• 전원/접지면 쌍과 연관된 GHz 범위에서 PDN 공진 피크를 감쇠시킵니다.
• 평면 전기 용량과 연관된 PDN 임피던스 밸리(0.1~1GHz)를 더 낮은 주파수로 이동합니다.

이러한 재료의 효과는 아래 그래프에서 확인할 수 있습니다. 유전체가 얇아질수록 PDN의 공진 피크가 감쇠하며 더 낮은 주파수로 이동합니다. 재료의 유전 손실을 높여도 비슷한 결과를 확인할 수 있습니다.

• 임베디드 전기 용량 재료에 대해 자세히 알아보기

패키지 와류

컴포넌트 패키지에는 패키지의 구조와 관련된 자체 와류 및 자체 PDN 임피던스가 있습니다. 패키지의 임피던스는 PCB의 임피던스와 결합되며, 이들은 함께 반도체 다이에 있는 논리 회로의 공급 입력에서 볼 수 있는 노이즈의 양을 결정합니다. 최신 프로세서에는 과도 여기를 감쇠시키고 유용한 신호 대역폭을 GHz 범위로 확장하는 데 도움이 되는 인패키지 커패시터가 포함되어 있습니다.

• 패키지 와류 및 해당 와류가 전원 무결성에 미치는 영향에 대해 자세히 알아보기

PCB 및 패키징 이외의 사항

지금까지 고급 패키징의 가장 복잡한 설계 기능과 모델 등 PCB 및 패키지를 전반적으로 모두 살펴보았습니다. PCB 설계자는 기판 레이아웃, 스택업 및 배치/라우팅을 제어할 수 있으며, 패키지도 일부 제어할 수 있습니다. 전력 조정 전략 측면에서 우리가 다루지 않은 두 가지 중요한 주제는 다음과 같습니다. 

• 대형 고속 프로세서를 위한 전압 레귤레이터 모듈(VRM)
• 회로도 및 PCB 레이아웃에서의 시뮬레이션

VRM 모듈

PDN의 구조 및 많은 고급 컴포넌트에는 여러 전원 레일이 있어야 하기 때문에 병렬로 분기된 여러 레귤레이터 모듈이 필요합니다. 고정 전력 레귤레이터의 역할은 전압 강하를 보정하고 피드백 루프(대부분의 레귤레이터의 FB 핀)를 통해 목표 출력 전압을 유지하는 것입니다. 피드백 루프는 출력 전압을 안정화하기 위해 충분히 빠르게 응답하고 출력을 변조해야 합니다.

레귤레이터 피드백 루프 응답에 기여하는 요인은 레이아웃 수준과 컴포넌트 수준에서 나타납니다. 저는 OnTrack Podcast의 최근 에피소드에서 Steve Sandler와 이러한 내용에 대해 논의했습니다.

VRM 및 해당 레이아웃 사례를 다루는 문서는 이 웹 사이트의 다른 곳에서 확인할 수 있습니다. VRM 설계 및 레이아웃 외에도 설계자는 작동 대역폭 내에서 충분히 낮은 PDN 임피던스를 보장하기 위해 적절한 스택업 및 커패시터/재료 선택을 설계하는 데 중점을 두어야 합니다. 위에서 논의한 것처럼 레이아웃과 배치는 와류의 생성을 통해 전원 무결성에도 영향을 미칩니다.

시뮬레이션

시뮬레이션은 AC, DC, 회로도 또는 완성된 PCB 레이아웃에서 수행할 수 있습니다. 최대 GHz 신호 대역폭으로 작동하는 고속 PCB의 경우 AC 전원 무결성 시뮬레이션이 가장 중요한데, I/O가 전환을 시작할 때 전원 버스 리플을 확인할 수 있기 때문입니다.

회로도의 AC 시뮬레이션은 디커플링/바이패스에 사용되는 커패시터 네트워크의 안정성을 검사하는 SPICE 기반 시뮬레이션입니다. 이러한 모델은 전원 버스 응답의 추정과 PDN에 포함된 전기 용량이 충분한지 여부를 평가할 수 있습니다. 또한 동일한 레귤레이터/VRM에 의해 공급되는 여러 전원 레일 간의 분리를 평가하는 문제도 있는데, 이는 전달 임피던스를 평가하여 확인할 수 있습니다.

페라이트의 사용 등 회로도의 PDN 시뮬레이션에 대해 자세히 알아보려면 아래의 재생 목록을 시청하세요.

AC 시뮬레이션은 PCB 레이아웃에서도 수행할 수 있지만, 그렇게 하려면 PCB에 있는 PDN의 구조를 고려해 볼 때 공간 및 시간 측면에서 신호 동작을 예측하기 위해 전자기 필드 솔버가 필요합니다. 이러한 시뮬레이션은 계산 집약적이며 전문 소프트웨어를 필요로 합니다.

고급 제품에서는 AC 시뮬레이션이 중요하지만, 고속 PCB에서는 여전히 DC 시뮬레이션이 중요합니다. 이러한 PCB의 메인 프로세서에서 전환하는 다수의 I/O는 여러 전류 수요(암페어)를 생성할 수 있습니다. 백플레인과 같이 여러 주변 장치를 지원하는 대형 고속 기판의 경우 이제 고속 프로세서에서 I/O를 공급하는 전원 레일을 포함하여 시스템 전체에서 최대 100A의 전류를 지원해야 합니다. 이에 따라 전원 레일에서 지나친 전류를 식별하고 제거하는 것이 중요합니다.

• Keysight의 Power Analyzer를 사용한 DC PDN 시뮬레이션에 대해 자세히 알아보기

Altium Designer®의 CAD 도구를 사용하는 모든 사용자와 엔지니어는 전원 무결성 및 전력 전달 전략을 제어할 수 있습니다. 업계 최고의 CAD 플랫폼인 Altium Designer는 SI, PI 및 EMI/EMC 시뮬레이션을 위해 최첨단 애플리케이션과의 통합도 제공합니다. 설계를 완료하여 제조업체와 파일을 공유하려는 경우 Altium 365™ 플랫폼을 사용하면 쉽게 협업하고 프로젝트를 공유할 수 있습니다.

Altium 365에서 Altium Designer로 할 수 있는 작업은 이보다 훨씬 많습니다. 지금 바로 Altium Designer + Altium 365 무료 평가판을 시작해 보세요.