확산 인덕턴스란 무엇인가?

위 이미지는 통합 회로에 직류 전력을 공급할 수 있는 VRM의 출력 캡으로 사용될 수 있는 두 개의 큰 커패시터가 있는 PCB를 보여줍니다. 그러나 이 보드는 인덕턴스의 중요한 원천을 숨기고 있습니다: 전력 평면과 전력 레일.

고속 디지털 구성 요소를 다루고 있다면, 따라야 할 몇 가지 간단한 전력 무결성 규칙이 있습니다. 평면 쌍, 디커플링 커패시터, 바이패스 커패시터를 사용하는 것은 PCB의 PDN을 설계하여 필요한 임피던스를 갖도록 하는 출발점입니다. PDN 임피던스 시뮬레이션을 구축할 때 때때로 무시되는 한 가지 양이 있습니다: 평면 쌍의 확산 인덕턴스. 이 양은 구성 요소의 입력 전력 핀으로 이어지는 인덕턴스를 결정하는 데 속임수처럼 간단한 역할을 합니다.

확산 인덕턴스란 무엇인가요?

PCB의 모든 전도성 요소는 평면 쌍을 포함하여 일부 기생 요소를 가질 수 있습니다. 우리가 보통 신경 쓰는 것은 평면 커패시턴스로, 고주파에서 PDN을 디커플링하는 데 도움이 되는 추가 커패시턴스를 제공합니다. DC PDN 시뮬레이션에서는 전력 손실을 찾으려고 DC 전도성을 살펴봅니다. 평면 쌍에는 하나의 추가 기생 요소가 있습니다: 확산 인덕턴스.

간단히 말해서, 전파 인덕턴스는 두 평면 사이와 이들을 연결하는 회로 요소를 따라 그려진 전류 경로에 의해 생성된 인덕턴스입니다. PCB의 PDN에서 전파 인덕턴스는 분해 커패시터 네트워크에서 시작하여 전력 평면을 거쳐 부하 입력으로 들어가고, 다시 접지 평면을 따라 커패시터로 돌아오는 전류 루프에 의해 정의됩니다. 이것은 이 전류 경로에 의해 형성된 루프 인덕턴스와 동일하지 않으며, 오직 평면에 의해 특별히 기여된 전체 인덕턴스의 일부분입니다. 평면 쌍 임피던스에 기여하는 다양한 요소는 아래에 나타나 있습니다:

왜 우리는 “전파 인덕턴스”라는 용어를 사용해야 할까요? 이 용어는 전류가 전력 및 접지 평면 쌍에서 “퍼진다”는 것을 나타내기 위해 사용됩니다. 전류는 직선을 따라 이동하지 않습니다. 전류는 분해 커패시터 출력과 비아 입력 사이의 좁은 영역에 국한됩니다. 이 두 지점 사이의 평면에서 문자 그대로의 직선을 따르기보다는, 전류는 평면 내에서 퍼지지만 평면 쌍의 구리를 완전히 채우지는 않습니다.

이 평면에서의 전류 제한은 PDN 설계에 중요한 결과를 가져옵니다: 결국 평면 영역을 늘리는 것이 반드시 확산 인덕턴스를 감소시키지는 않습니다. 이는 큰 평면에서는 전류가 계속해서 전류 경로를 따라 퍼지지 않기 때문입니다. 대신, 확산 인덕턴스를 변경하고 싶다면 다른 두 거리만 변경할 수 있습니다:

• d를 줄이세요: 캡을 부하 IC에 가깝게 가져오면 확산 인덕턴스가 줄어듭니다
• h를 줄이세요: 평면 층을 서로 가깝게 가져오면 확산 인덕턴스가 줄어듭니다

확산 인덕턴스를 가진 평면 모델링

일반적으로, 선형 시불변(LTI) 전기 시스템은 RLC 회로로 모델링될 수 있으며, 확산 인덕턴스를 가진 평면 쌍에도 같은 아이디어가 적용됩니다. 아래 이미지는 시뮬레이션에서 사용하기 위해 스키마틱에서 전력 평면을 따라 확산 인덕턴스를 어떻게 모델링할지 보여줍니다. C-Plane에서 OUT으로 연결되는 평면의 부분은 두 요소를 포함합니다: 인덕턴스(L-Plane)와 저항(R-Plane). L-Plane은 PDN에서 형성된 전류 루프에 의해 정의된 우리의 확산 인덕턴스입니다. C-Plane과 함께, 이 세 요소는 모두 평면 쌍과 관련된 모든 기생 요소를 포함합니다.

기술적으로, 우리는 GND 넷에 해당하는 R-Plane 값에 대한 추가 요소와 비아 연결을 위한 추가 L-Plane 요소를 가질 수 있지만, 원한다면 이를 R-Plane/L-Plane 요소에 포함시킬 수 있습니다. 중요한 것은 위의 회로도에서 다른 구성 요소에 어떻게 연결되는지입니다. PWR은 디커플링 커패시터 네트워크에서 나오는 출력입니다. PWR에서 OUT까지 이어지는 RL 요소 시리즈는 디커플링 커패시터 네트워크의 위치를 모델링합니다.

위에서 언급한 것처럼, 이는 확산 인덕턴스를 줄이는 간단한 방법을 의미합니다: 부하 IC의 입력 전원 핀에 디커플링 커패시터를 더 가까이 배치하거나, 평면 간격을 줄입니다. 또한, 전원 평면에서 전류를 의도적으로 분산시키기 위해 병렬로 디캡 배열에서 전원 입력까지 연결하는 비아를 더 사용할 수 있습니다. 대안으로, 큰 BGA 구성 요소를 사용하는 경우, 확산 인덕턴스를 최소화하기 위해 보드의 뒷면에 직접 디캡을 배치하면 됩니다.

평면에 연결된 디커플링 커패시터

평면 쌍에 연결된 디커플링 커패시터는 어떨까요? 커패시터 사이의 간격에 인덕턴스가 있을까요? 대답은 "예"입니다. 그러나 이 인덕턴스는 커패시터를 매우 가깝게 배치함으로써 쉽게 줄일 수 있습니다. 위에서 볼 수 있듯이, 커패시터를 서로 가까이 배치하는 것은 기본적으로 d = 0으로 설정합니다.

따라 필요한 용량 사양을 충족할 수 있는 가장 작은 케이스 커패시터를 사용하는 것이 좋은 지침입니다. 고속 보드의 경우 0402 케이스 크기가 일반적으로 좋은 선택이지만, 매우 높은 밀도로 설계해야 하고 0201/01005 케이스가 필요한 경우가 있습니다. 이러한 커패시터에서는 ESR 값이 무시할 수 없게 됩니다. 실제로 좋은 일일 수 있습니다, 그리고 ESL 값은 일반적으로 낮습니다.

불행히도, 확산 인덕턴스를 계산할 수 있는 폐쇄형 방정식은 없습니다. 계산에는 여러 개의 적분과 고유함수 확장이 포함됩니다. 가장 빠른 방법은 설계를 필드 솔버 애플리케이션으로 내보내는 것입니다. 더 알고 싶다면, 연구 문헌에서 찾을 수 있는 하나의 종합적인 자원이 있습니다:

• 김, J. 등 "전력 분배 네트워크에서 비아를 포함한 평면 쌍 영역 채우기의 인덕턴스 계산: 공동 모델 및 부분 인덕턴스 사용." IEEE 전자파 이론 및 기술 거래 59, 8호 (2011): 1909-1924.

Altium Designer®에 내장된 SPICE 패키지는 PDN 시뮬레이션을 포함한 다양한 시뮬레이션을 수행하는 데 도움을 줄 수 있습니다. 이러한 파일을 더 고급 시뮬레이션을 위해 협업자에게 릴리스할 준비가 되었을 때, Altium 365™ 플랫폼은 프로젝트를 협업하고 공유하기 쉽게 만들어 줍니다. 고급 전자 제품을 설계하고 생산하는 데 필요한 모든 것을 하나의 소프트웨어 패키지에서 찾을 수 있습니다.

Altium Designer와 Altium 365에서 할 수 있는 일의 표면만 긁어본 것입니다. 오늘 Altium Designer + Altium 365의 무료 체험을 시작하세요.