PCB 설계 소프트웨어의 전원 무결성 분석

최신 PCB, 특히 빠른 에지 속도로 실행되는 고속 기판에는 전원 무결성 문제가 많을 수 있습니다. 안정적인 전력이 항상 시스템 전반에 전달되도록 하기 위해서는 해당 시스템에 정밀한 PDN 임피던스 설계가 필요합니다. PDN 임피던스를 신중하게 고려하지 않으면 빠른 신호가 상태를 전환할 때 배전 네트워크에 리플과 노이즈가 생성될 위험이 있습니다. 대형 IC에서 더 많은 신호가 전환될수록 작동 중에 발생하는 전원 불안정성과 시스템 중단 문제도 더 커질 수 있습니다.

전원 무결성 분석이 무엇인지 궁금한 설계자도 있을 수 있습니다. 전원 무결성 분석이란 부품이 전력을 끌어오는 방식과 기판 구조가 안정적인 전력 전달에 미치는 영향을 이해하기 위한 일련의 방법입니다. Altium Designer는 전원 무결성 분석을 위해 Keysight의 새로운 Power Analyzer 확장 액세서리와 같은 몇 가지 중요한 도구를 제공합니다. 이 문서에서는 PCB에서 전원 무결성 분석을 수행하는 방법과 Altium Designer에서 이러한 기능에 액세스할 수 있는 위치에 대해 간략히 설명합니다.

DC 및 AC의 전원 무결성 문제

몇몇 제품은 고전압, 고속, 고전류 또는 고주파일 때 작동하거나 이러한 조건이 모두 충족되었을 때 작동하며 작동 중에 다양한 신호 무결성 및 전원 무결성 문제를 겪을 수 있습니다. 전원 무결성 분석의 목표는 두 가지 관점, 즉 DC와 AC에서 작동 문제를 식별하는 것입니다. 또한 전원 무결성 분석은 두 단계, 즉 회로도와 PCB 레이아웃에서 수행할 수 있습니다. 때때로 DC 및 AC 영역에서 전원 무결성 문제의 가능성을 식별하기 위해 프로토타이핑 또는 생산 전에 설계를 평가하도록 시뮬레이션 전문가가 호출되기도 합니다.

전원 무결성 분석은 PCB 내 PDN의 구조 및 전기적 동작과 관련이 있습니다. 더 구체적으로 말해, 전원 무결성 문제를 나타낼 수 있는 특정 전기적 수량 계산과 관련이 있습니다. 특히 시뮬레이션 도구를 사용하여 PDN에서 계산할 수 있는 몇 가지 수량들은, 작동 중에 PCB에서 관찰되는 특정 전원 무결성 문제와 관련될 수 있습니다. 계산할 수량은 다음과 같습니다(단, 이에 국한되지 않음).

• AC 및 DC의 PDN Z-매개변수(자기 임피던스 및 전달 임피던스) 또는  S-매개변수
• 레일 및 평면의 DC 저항 및 전류 밀도
• PCB 레이아웃 전반의 전압 및 전류 분포
• 시간 영역에서 관찰되는 전력 레일의 과도 응답

전원 무결성 분석에서 이러한 중요한 수학적 수량은 SPICE 또는 IBIS 모델을 사용하여 회로도에서 계산하거나 전자기 필드 Solver를 사용하여 PCB에서 계산할 수 있습니다. 필요한 수량을 계산한 후에는 해당 값을 목표값과 비교해야 합니다. 

PCB에서 발생할 수 있는 전원 무결성 문제

PCB에서 발생할 수 있는 몇 가지 전원 무결성 문제는 모두 위에 나열된 수량과 관련이 있습니다. 회로 기판에서 발생할 수 있는 일반적인 전원 무결성 문제는 다음과 같습니다.

• 대규모 파워 레일 붕괴(리플, 과도 응답으로 표시됨) 및 접지 바운스
• 약한 디커플링 및 리플로 인한 복사성 방출
• PCB의 서로 다른 영역 간의 노이즈 커플링
• 열을 발생시키는 과도한 전력 손실

PDN 구성의 목표는 PCB의 부품으로 유입되는 전력이 최소한의 불안정성만 갖춘 채 전달되도록 하는 것입니다. 위에 나열된 전원 무결성 문제 중 몇 가지는 신호 무결성 문제(특히 접지 바운스) 및 EMI/EMC 문제(노이즈 커플링 및 방출)로 관찰됩니다. 아래의 표에는 위에서 언급한 수학적 수량과 관련된 전원 무결성 문제가 나와 있습니다.

PDN의 이러한 요인 및 이 요인이 전력 전달의 안정성에 미치는 영향에 대해 자세히 알아보려면 아래 리소스를 살펴보고 전원 무결성 분석을 완전히 이해하세요.

• 무료 전자책에서 전원 무결성 시뮬레이션 및 분석에 대해 자세히 알아보기

회로도의 전원 무결성

회로도는 PCB 레이아웃에서 AC 전원 무결성 모델링을 시작하기에 좋은 곳입니다. 이 영역에서는 SPICE 시뮬레이션 또는 IBIS 기반 시뮬레이션을 사용하여 디커플링 전략을 모델링하고, 최적화된 PCB 레이아웃이 특히 고속 디지털 집적 회로에 안정적인 전력 전달을 지원할 수 있는지 여부를 확인할 수 있습니다.

회로도 수준의 전원 무결성은 전원 무결성에 영향을 미칠 PCB 레이아웃의 중요한 물리적 요인을 설명해 주지는 않습니다. 대신 회로도에서 전원 무결성을 조사하면 설계자가 PDN에 대한 설계 목표를 개발하여 가능한 한 안정적인 전력 전달을 보장하는 데 도움이 됩니다. 이렇게 하려면 일반 부품을 사용해 PDN 응답을 모델링하여 PCB 레이아웃의 물리적 측면을 나타내야 합니다. 이러한 물리적 측면은 다음과 같습니다.

• ESR 및 ESL 값을 포함하는 디커플링/바이패스 커패시터 모델
• Plane 커패시턴스(일반적으로 pF 정도)
• 확산 인덕턴스 또는 전원면/접지면 레이어에 전류가 존재하는 영역의 인덕턴스
• 비아 인덕턴스(단, 이는 일반적으로 디커플링/바이패스 커패시터 모델에 포함됨)
• PDN에 멀티 레일이 있는 토폴로지
• 주기적인 과도 응답을 관찰할 수 있도록 비트 스트림을 시뮬레이션하는 스위칭 소자

아래의 회로도 시트 예시에는 RLC 소자만 포함하는 비교적 단순한 모델이 나와 있습니다. 이 예시는 PDN 임피던스와 PDN 임피던스 스펙트럼의 유도 기울기를 수백 MHz까지 추정하는 데 사용할 수 있으며, 과도현상 분석 시뮬레이션을 실행하여 PDN에서 리플을 직접 시각화하는 데 사용할 수도 있습니다.

위의 직렬 RLC 회로 블록은 기판에 배치될 수 있는 디커플링 커패시터 네트워크를 모델링하는 데 사용되고 있습니다. 하단 섹션에는 평면 레이어와 부품 패키지 간의 연결이 나와 있습니다. 마지막으로 트랜지스터는 펄스 소스와 함께 사용되어 네트워크로 유입되는 전류를 모델링합니다. 출력 지점에서의 전류 및 전압 측정은 옴의 법칙을 사용하여 PDN 임피던스를 결정하는 데 사용할 수 있습니다.

SPICE 시뮬레이션의 모든 표준 방법론(민감도, 몬테카를로, 임펄스 응답 확인 등)의 결과를 기반으로 SPICE 모델의 RLC 소자에 대한 목표 값을 결정할 수 있습니다. 여기서 결정하는 주요 물리적 요소는 Plane 커패시턴스와 디커플링 커패시터의 수입니다. PCB 레이아웃이 완료되어 평가될 준비가 되면 더 많은 정보를 결정할 수 있습니다.

PCB 레이아웃의 DC 전원 무결성

회로 기판의 DC 저항은 상호 연결과 전원면의 규모에 따라 달라지며, 이는 전원 무결성을 이해하기 위한 출발점입니다. 회로 기판의 이러한 부분이 해결되면 설계자는 불안정한 전력 전달로 인해 발생하는 신호 무결성 문제를 방지하기 위해 목표 임피던스를 충족하도록 조치를 취할 수 있습니다.

DC 전력 분석은 PCB 레이아웃에서 시작되며 이를 위해서는 PCB 레이아웃의 여러 전력 네트 전반에 배전을 매핑하는 시뮬레이션을 설정해야 합니다. 이는 최상위 수준 입력부터 장치 수준까지의 전력 흐름을 매핑하는 여러 전력 수준의 트리로 표현됩니다. Altium Designer의 최신 전원 무결성 분석 확장 액세서리는 Keysight의 Power Analyzer입니다. 이 유틸리티는 넷리스트 및 프로젝트 정보를 기반으로 전력 트리를 설정할 수 있습니다. 아래에서 전력 트리의 예시를 볼 수 있습니다.

이 전력 트리가 설정되고 나면 이를 PDN에서 DC 저항을 확인하는 데 사용할 수 있습니다. 아래의 이미지에는 Altium Designer 내 Power Analyzer의 출력 예시가 나와 있습니다. 이 확장 액세서리 Power Analyzer는 Altium Designer의 PCB Editor 내에서 전원 무결성 계산을 제공하며, 자동으로 설계 목표 또는 제약 조건에 따라 결과를 확인할 수 있습니다. 이 계산을 구현하는 데는 추가 분석 도구가 필요하지 않으며 설계 규칙에 따른 결과를 수동으로 확인할 필요가 없습니다.

아래의 결과는 두 비아 사이를 이끄는 대형 트레이스에서 Heat Map으로 표시된 DC 전류를 보여 줍니다. 특히 이 도구는 부착된 비아에서 계산된 전류가 1.785A임을 보여 줍니다. 설계의 작동 목표와 IPC 표준에 정의된 작동 전류 한도를 기반으로 하면 설계 수정이 필요한지 여부를 확인할 수 있습니다. 수정 후에는 시뮬레이션을 즉시 다시 실행할 수 있으며, 그 결과를 검사하면 식별된 문제가 언제 해결되었는지 확인할 수 있습니다.

개별 트레이스 또는 레일 보기를 축소하면 평면 레이어 전반에서 또는 대규모 상호 연결을 따라 전류 분포를 확인할 수 있습니다. 파워 레일의 여러 지점을 선택하고 전압 강하 또는 전류 밀도를 검사하면 모든 내용이 Heat Map으로 시각화됩니다. 이 보기를 통해 언제 네트의 DC 저항이 지나치게 커지는지 또는 핫스폿을 발생시키는 전류 병목 현상이 있는지를 간단히 확인할 수 있습니다.

• 기술 문서에서 Keysight의 Power Analyzer에 대해 자세히 알아보기

고속 설계를 위한 AC 전원 무결성 분석

고속 PCB는 올바른 설계 작동 보장을 위해 정확한 전송 회선 임피던스에 의존하지만, 매우 낮은 전력 전달 네트워크 임피던스도 필요로 합니다. 고속 디지털 시스템용 회로 기판은 목표 임피던스를 염두에 두고 설계되었습니다. PCB 스택업, 선택된 디커플링 커패시터 및 PCB 적층판 두께는 목표 임피던스 스펙트럼을 충족하도록 설계되는 PDN의 임피던스를 결정합니다.

고속 컴포넌트가 전환 시 파워 레일 리플 및 접지 바운스를 생성하지 않도록 하려면 PDN 임피던스를 낮게 유지해야 합니다. PDN 임피던스가 충분히 낮으면 이러한 결과가 시스템에서 발견되지 않습니다. PDN의 평면 임피던스가 계산되고 나면 파워 레일 리플 및 노이즈로 인해 전력 전달이 허용 한도를 벗어날지 여부를 확인할 수 있습니다.

성공적인 전원 무결성 분석을 위해 Altium Designer^®의 기존 시뮬레이션 도구 및 Keysight의 Power Analyzer를 사용해 보세요. 기판의 기능 평가를 시작하는 데 도움이 됩니다. 새로운 기능이 제공됨에 따라 PCB Editor에서 바로 AC 전원 무결성 분석을 수행하게 되는 등 Power Analyzer 확장 액세서리에 대한 업데이트가 더 많이 제공될 예정입니다. Altium Designer의 새로운 기능 릴리스를 놓치지 않으려면 What's New(새 소식) 페이지를 지켜보세요.

• Altium Designer에는 설계, 제조, 레이아웃, 라우팅 및 시뮬레이션에 필요한 모든 것이 포함되어 있습니다.

  Altium Designer의 통합 설계 환경에 대해 자세히 알아보세요.

• Power Analyzer 유틸리티는 Layer Stack Manager 및 PCB Editor에서 직접 데이터를 가져와 강력한 시뮬레이션을 구축하고 설계자에게 전원 무결성을 보장하는 통찰력을 빠르게 제공합니다.

  Altium Designer의 Power Analyzer 유틸리티에 대해 자세히 알아보세요.

• 다른 PCB 설계자 또는 제조업체와 프로젝트를 공유할 준비가 된 경우 Altium 365를 사용하면 Altium Designer를 통해 또는 웹에서 회로 기판 설계 및 생산 데이터를 즉시 공유할 수 있습니다.

  PCB 프로젝트 데이터를 Altium 365와 공유하는 방법을 자세히 알아보세요.

Altium은 회로도 및 PCB 레이아웃 내에서 모두 작동하는 최고의 전원 무결성 분석용 도구를 지속적으로 제공하기 위해 최선을 다하고 있습니다. 이러한 기능은 애플리케이션에 구축되어 있으므로 더 진보된 전원 무결성 시뮬레이션을 PCB Editor 내에서 사용할 수 있게 될 것입니다. PCB Editor의 개선 사항 외에도 추가 기능이 Altium 365^™  플랫폼을 통해 공동 작업자에게 제공될 예정입니다.

Altium 365에서 Altium Designer로 할 수 있는 작업은 이보다 훨씬 많습니다. 지금 바로 Altium Designer + Altium 365 무료 평가판을 시작해 보세요.