在PCB布线中使用电磁求解器进行寄生提取

寄生提取：集成电路设计社区必须每天都要处理这个任务，特别是当门特征尺寸缩小到约350纳米以下且芯片以高切换速度运行时。PCB社区也必须处理这个概念，以便更好地设计电源传递网络、具有精确阻抗的互连以及正确量化串扰和耦合机制。有许多第三方应用程序可以用来从您的布局中提取特定几何形状的寄生元件，但这些工具的结果对于大多数设计软件来说是不切实际的。

为什么要担心PCB中的寄生元件，以及我们如何在设计过程中处理这些问题？有意和无意的寄生元件完全负责PCB中的信号和电源行为。当您计算阻抗时，您实际上是在计算两个重要的寄生元件，并且您正在使用这些作为布线引擎的一部分。您还可以使用这些值来进行诸如串扰预测、涉及瞬态和振铃的电源模拟，甚至是将ESD脉冲耦合到暴露的走线中。

为您的走线进行寄生提取

您创建的PCB堆叠将部分决定影响您的导体的寄生参数。实际上，您不需要复杂的场求解器就能确定PCB布局中特定走线周围出现的寄生参数。您在PCB布局中放置的走线将具有一些自然的寄生电容和电感，这决定了它们的阻抗。然而，如果您将一些铜靠近一条走线，将会有一些额外的互相电容和电感，这将修改走线的阻抗。实际上，使用阻抗计算工具以及文献中的一些分析公式或场求解器工具（如Ansys、COMSOL等）就可以确定这些寄生值。

对于PCB上的单条走线（无论其宽度如何），您可以通过两种方法获得寄生电容和电感：

• 直接计算，需要场求解器或一些在期刊文章中找到的复杂分析公式
• 通过比较计算，这涉及将无寄生阻抗计算与耦合走线阻抗计算进行比较

第一点，直接计算，非常强大，需要一些昂贵的软件。您也可以在文献中找到特定结构的公式，但这些通常是涉及潜在数十个参数的非常复杂的公式。不同结构的互耦合公式也很少有普遍性。

第二点，通过比较确定，实际上相对简单，如果你有公式可用，它仅仅是比较不同计算器得出的阻抗值的问题。这基本上是我在之前关于铜箔与50欧姆阻抗微带线/带状线之间的间隙的文章中所做的；通过比较特定宽度的阻抗值，可以确定寄生效应何时对阻抗产生明显影响。

在接下来的部分，我将采取类似的方法，但我将使用Altium Designer中的场求解器来生成结果。使用单端迹线阻抗计算的结果，然后将这些与其他迹线阻抗计算结果进行比较，你可以通过一些简单的公式快速提取寄生参数的值。

方法

这里的方法很简单，依赖于比较孤立迹线的阻抗计算与带有寄生元件的迹线的阻抗计算。通过这种方式，你可以计算出寄生元件的值，这些寄生元件仅仅是互相电容和互感。注意，在这个例子中，我们使用的是无损耗阻抗，因为这是Altium Designer返回的值。然而，它确实可以为你提供直到GHz频率的寄生参数非常准确的估计。

请注意，任何计算器应用程序（例如我在其他一些博客中创建的计算器）或在Altium Designer中的层堆栈管理器只会返回L或L_p。由于分子是传播常数，我们现在有2个方程和2个未知数，因此可以解决该系统以获得寄生参数。这个模型是从电报方程推导出来的，假设一个平面或接近线路的轨迹，其中附近的导体保持静止。

您可以在创建阻抗配置文件时，从阻抗标签页找到L或L_p的值。如下所示，我们正在比较微带和共面微带；两者的宽度相同。进行此比较使我们能够准确确定附近接地铜皮的存在引入了多少寄生电容。

此结果显示的是，一个宽度为14.423 mil的微带，在一个Dk = 4.2的8 mil基板上，距离附近平面8 mil时，将由于附近平面引入64.5 fF的寄生电容和755 pH的寄生电感。这比使用互阻抗和自阻抗（Z参数矩阵）来计算走线和某些其他结构的方法要快得多。

单走线靠近平面

这涉及到单走线与共面线阻抗的比较，具体步骤如下：

1. 选择一个微带或带状线的基板厚度和走线宽度。记录电感和电容值。
2. 设置相同的走线与共面线。从大的接地铺设间距开始选择。记录电感和电容值。
3. 调整接地铺设间距并计算阻抗。
4. 使用步骤3的数据和上述方程计算互阻抗和电容。
5. 返回步骤1并重复，为新的基板厚度/Dk值。

按照步骤5迭代一系列值时，你可以构建一个图表，显示如下所示的互电容电感值。

下图显示了8 mil和4 mil厚基板的微带结果，Dk = 4.2；相应的走线宽度分别为14 mil和7 mil。这里的想法是保持相同的W/H比例，因为这个值主要负责设定走线的阻抗。从下图中，我们可以立即看出，较薄的基板提供了更低的寄生电容，因此我们预期高频串扰会大大降低。

看看你是否可以继续这个参数变化的过程，以提取不同基板厚度值和走线宽度的更多趋势。这里的结果也可以用于对称和非对称的带状线。

这里，有一个明确的解决方案来解决过多的寄生电容问题，回到附近接地的铜铺区域：使用更薄的介电材料。注意，当间距变小时，对寄生电感的影响几乎变得独立于接地铺区的间距，说明接地铺并不是在抑制低速串扰时那么有用，但它可能对于抑制高频噪声更有用。

单走线靠近另一走线（宽度相同）

对于耦合线，您也可以得到两条走线之间的互电容和互电感值。然而，请注意上述模型处理的是单端走线，而我们正在处理差分模型，因此我们必须在解决我们的同时方程以获得寄生元件之前，将返回的差分阻抗值减少2倍。在下面的结果中，我使用了相同的两种基板类型进行微带走线的迭代（再次，Dk = 4.2），并通过迭代走线间距来确定寄生元件。请注意，这并没有使用任何接地铜皮（非共面）的间距来执行。

就像单端微带的情况一样，您可以将同类型的模型和程序应用于带状线。我们看到，如我们所预期，对于较窄的导体部分，互电感值会更高。

如果我们使用较低Dk的PCB层压板，比如Rogers PCB材料，这些值会如何变化？在下面的图表中，我再次使用Altium Designer中的阻抗工具和传输线阻抗计算运行了上述一系列模拟，假设有一条静默线，但我这次假设的是Dk = 3的层压板。因为Dk值较低，我们可能预期两种结果：

1. 由于层压板Dk值较低，互容量减少
2. 假设我们以相同的阻抗为目标，我们会期望较低的互感

这正是我们在下面的结果中看到的。下图显示了Dk = 3的PCB层压材料上两条走线之间的互容量和互感。这里我们可以看到为什么一些采用具有非常快边缘速率的信号的高级系统倾向于选择较低Dk的层压板。较低的Dk值将为给定的阻抗提供较低的互感。下面的结果仅显示微带线，但我们预期在带状线中看到类似的结果。

对于带状线，通过简单改变Dk和厚度，同时保持走线宽度不变，可以减少两条走线之间的寄生电容，从而获得相同的结果。然而，在微带线中，这并不是完全相同的直接趋势。这是因为经典有效Dk结果决定了微带线的阻抗。这在有效Dk值、走线宽度和介电层厚度之间创建了非线性依赖：

这意味着，一旦您在微带层中更改了介电常数（Dk）值，然后您更改了基板厚度以保持相同的走线宽度，您可能不会看到预期的寄生电容或寄生电感减少。然而，如果您对带状线执行相同操作，我们就不会遇到这种复杂情况。

尽管微带走线存在轻微的复杂性，以下结果通常成立：

• 减小到地面的距离可以减少走线间的寄生效应
• 在保持相同阻抗的同时减小走线周围的Dk值，可以减少走线间的寄生效应

对于高级设计，当我们需要在多个GHz带宽上实现低串扰时，这应该表明一个简单的堆叠更改可以帮助减少串扰。

寄生效应与信号完整性

在我们讨论互连设计和确定可接受的走线密度限制的这些点时，我将使用这些结果来分析一些即将发布的文章中的串扰。这种比较方法简单但强大，它可以帮助您检查寄生效应开始在高速/高频走线中产生带宽限制效应的级别。

除了阻抗和串扰之外，寄生效应在布线中也很重要，特别是在差分对和高频信号中。寄生效应以两种方式影响信号：

• 差分对中的偏斜：一条线上的寄生效应（主要是电容）会降低信号速度相对于另一条线，导致过多的偏斜。如果偏斜过大，可能会导致每个极性信号的边缘速率不对齐。
• 射频信号的相位响应：由于寄生效应导致传播常数的变化，可以改变互连的相位响应。这在边缘耦合波导、表面层发射器、任何依靠共振来定义其传递函数的电路，以及以串联级联方式排列的任何这些元素中都很重要。这是我在高频互连设计课程中教授的一个更高级的话题，但我将来会创建更多关于这个话题的文章。

对于在差分对上传输的数字信号，解决方案很简单：保持走线的对称性及其周围的对称性，并执行长度匹配。尽管长度匹配不必完美，但CAD工具使得非常容易接近完美。应始终执行某种程度的长度匹配，以确保在接收器处信号边沿速率保持同步。您会注意到，阻抗计算器还提供了包括寄生元件在内的传播延迟计算，以便可以进行延迟调整。基于时间的长度调谐（又名延迟调谐）确保您在PCB布局中始终应用准确的长度匹配结构。

在Altium Designer^®中，交互式布线和层堆叠创建功能允许您执行一系列寄生提取任务。只需在层堆叠管理器中使用内置的电磁场求解器，针对各种走线几何形状并遵循上述步骤来确定对其他走线或平面的寄生效应。当您准备将板材制造文件和图纸发布给制造商时，Altium 365^™平台使得协作和分享项目变得容易。

我们只是初步探索了使用Altium Designer在Altium 365上的可能性。今天就来看看我们为Altium Designer + Altium 365提供的灵活许可选项吧。