Die Herausforderung beim Design von Hochgeschwindigkeits-PCB-Stackups

So sehr wir auch jede Hochgeschwindigkeits-PCB perfekt aufbauen möchten, mit idealen SI/PI/EMI-Eigenschaften, ist dies aufgrund vieler praktischer Einschränkungen nicht immer möglich. Manchmal kann ein Stackup "gut genug" sein, sogar für eine Hochgeschwindigkeits-PCB. Dies resultiert immer aus der Notwendigkeit, Ingenieurzwänge, funktionale Anforderungen und das Bedürfnis, Signal- und Leistungsintegrität in einem Hochgeschwindigkeitsdesign zu gewährleisten, auszubalancieren und schließlich die Einhaltung der EMC-Anforderungen sicherzustellen.

Auch mit all den guten Richtlinien da draußen für Hochgeschwindigkeitsdesign gibt es bestimmte Aspekte des Stackup-Aufbaus und deren Beziehung zum Bau von Platinen, die übersehen werden. Mein Ziel hier ist es, über die typischen SI/PI-Richtlinien hinauszugehen und diese Probleme aus einer eher ingenieurtechnischen Perspektive zu betrachten. Wenn ich von „ingenieurtechnischer Perspektive“ spreche, beziehe ich mich auf all die anderen Einschränkungen in einem Produkt, die das Platinendesign antreiben.

Produktbeschränkungen in Stackup-Bedürfnisse übersetzen

Wenn wir aus der Ingenieursperspektive starten, sollten wir damit beginnen, eine Liste von Einschränkungen und funktionalen Anforderungen für das System zu entwickeln, das wir bauen möchten. Bei einer Hochgeschwindigkeits-PCB beginnen wir im Allgemeinen mit einer bestimmten Komponente, die wir verwenden möchten. Bei Projekten für Kunden wird dies fast immer ein spezifischer Prozessor und seine Peripheriegeräte sein (CPU oder FPGA, Speicher, andere Spezialchips usw.). Eine beispielhafte Liste von Einschränkungen, die bei einem typischen Hochgeschwindigkeits-PCB-Design gelten könnten, umfasst:

• Pinanzahl und Pinabstand der Hauptkomponente (z.B. BGA)
• I/O-Anzahl bei großen Komponenten, was die Lagenanzahl bestimmt
• Anzahl der Schnittstellen sowie die Anzahl der Signale in jeder Schnittstelle
• Ziel für die Plattendicke, die standardmäßig sein kann oder auch nicht (62 mils)
• Ziel für den Verlust im Vergleich zur Platinengröße

Warum mit dieser Liste beginnen? Dies liegt daran, dass die verwendeten Komponenten die funktionalen Anforderungen widerspiegeln, und die funktionalen Anforderungen Dinge wie die I/O-Anzahl und damit die Signalanzahl bestimmen werden. Also, bevor Sie mit dem Durchsuchen von Materialien von der Stange beginnen oder bevor Sie eine Standard-Stapelung verwenden, stellen Sie sicher, dass Sie einige Antworten auf die oben genannten Fragen haben.

Beispiel für Stapelparameter eines 22-Lagen-Boards mit FR4-Materialien. Mit einem FR4-Kern und Prepreg-Set kann Ihre Lagenstärke größer sein, was zu einer ebenfalls recht großen Plattendicke führt (in diesem Fall etwa 3 mm). Die Verwendung alternativer Materialien kann zu einer dünneren Platine führen und möglicherweise die Anzahl der Lagen reduzieren.

Nun versuchen wir, diese Liste mit dem idealen Hochgeschwindigkeits-PCB-Stackup abzugleichen und zu sehen, ob wir eine Konvergenz finden können.

• Signallagen müssen benachbarte Masseflächen haben, um Isolation zu bieten
• Stromlagen benötigen eine benachbarte Massefläche
• Wenn Kanäle sehr lang sind, könnte ein Material mit geringen Verlusten vorzuziehen sein
• Lagenstärken könnten kleinere Vias (blind oder vergrabene) erfordern, um I/Os zu erreichen
• Sie benötigen spezifische Leiterbahnbreiten und Abstände zwischen Differenzpaaren, um Impedanzvorgaben zu erfüllen

Wenn wir zu fortgeschrittenen Platinen mit hoher Lagenanzahl kommen, sehen wir die Konvergenz zwischen HDI-Materialien und Hochgeschwindigkeitsfunktionalität. HDI-Stackups, die kontrollierte Impedanz erfordern und Hochgeschwindigkeitsschnittstellen unterstützen, werden Herausforderungen mit Leiterbahnbreiten und Abständen schaffen, bis zu dem Punkt, dass nicht standardmäßige Verarbeitung erforderlich sein kann. Der folgende Prozess wird die Designherausforderungen durchgehen und sollte die DFM-Überlegungen veranschaulichen, die in diesen Produkten benötigt werden.

1. Beginnen Sie mit Platinen- und Schichtdicken

Ein wichtiger Punkt, der bei Hochgeschwindigkeits-PCBs mit hoher I/O-Anzahl zu beachten ist, sind deren Schichtdicken, die sehr dünn sein können. Es gibt manchmal ein Missverständnis, dass eine hohe I/O-Anzahl dazu zwingt, eine größere als die Standarddicke Platte zu verwenden, weil die Schichtanzahl hoch wird. Das ist nicht unbedingt der Fall; es gibt Materialien, die den Designern helfen können, beim Standardplattengrößenziel zu bleiben, aber mit niedrigen Schichtdicken.

Der Grund, warum wir uns um die Schichtdicke in einem Hochgeschwindigkeitsdesign kümmern, liegt darin, dass sie die erforderliche Leiterbahnbreite bestimmt, um ein Impedanzziel zu erreichen. Wenn die Dicke einer Signallage geringer wird, skaliert auch die erforderliche Leiterbahnbreite für impedanzkontrollierte Signale nach unten.

• Erfahren Sie mehr über Leiterbahnbreiten bei dünnen Dielektrika

Falls Sie an Ihre Grenze bezüglich der Plattendicke gestoßen sind und dennoch eine dünnere Schichtdicke benötigen, kann dies dazu führen, dass die Leiterbahnbreiten unter die Fähigkeiten eines Standardfertigungsprozesses oder des HDI-Produktionsprozesses fallen. Gibt es Materialien, die verwendet werden können, um eine kleinere Dicke zu erreichen, ohne auch die Leiterbahnbreite zu reduzieren? Die Antwort könnte in der Verwendung eines Materials mit niedrigem Dk-Wert liegen.

2. Wann sollten Sie PTFE oder Materialien mit niedrigem Dk-Wert verwenden?

Ich kann gar nicht zählen, wie oft selbsternannte Experten behauptet haben, dass bei Hochgeschwindigkeits-PCBs grundsätzlich immer Laminate mit niedrigem Dk-Wert oder PTFE-Substrate verwendet werden sollten. Es ist wichtig zu bedenken, dass Hochgeschwindigkeits-PCBs eine ziemlich breite Palette möglicher Datenraten, Flankensteilheiten, Bandbreiten und Leiterbahnbreiten abdecken. Es gibt viele Designs, die man durchaus als „Hochgeschwindigkeit“ bezeichnen könnte, die aber nicht mit einem Low-Dk-Laminat gebaut sind. Ähnlich gibt es viele Hochgeschwindigkeitsdesigns im HDI-Bereich, die ebenfalls ein Low-Dk-Laminat verwenden, aber das ist nicht immer, weil sie einen niedrigen Einfügungsverlust benötigen.

Das am häufigsten zitierte Material mit niedrigem Dk-Wert ist keramikgefülltes PTFE, das eine riesige Bandbreite möglicher Materialien umfasst. Der Dk-Wert von PTFE-basierten Materialien wird durch die Zugabe von Keramikfüllstoffen moduliert, sodass ein ausgehärtetes PTFE-Substrat eine breite Palette von Werten aufweisen könnte. Zum Beispiel könnten PTFE-Materialien Dk-Werte im Bereich von ungefähr 3 bis ungefähr 10 haben, alle mit geringeren Verlusten als standardmäßige FR4-Laminate. Hier können Sie eine Auswahl von PTFE-Materialien einsehen.

Die drei Hauptgründe für die Verwendung eines Materials mit niedrigem Dk in fortschrittlichen Hochgeschwindigkeitsplatinen mit dünnen Signallagen sind:

1. Leiterbahnbreiten können größer sein als bei einem Material mit hohem Dk-Wert für dasselbe Impedanzziel (Siehe die Grafik oben)
2. Wenn das Material nicht verstärkt ist, wird es keine Verzerrung durch den Fasergewebeeffekt geben
3. Sie können als dünne Laminate verfügbar sein, sodass sie verwendet werden können, wenn die Schichtanzahlen hoch sind

Diese drei Gründe veranschaulichen, warum bei hohen Schichtanzahlen die schnellere Ausbreitungsverzögerung in einem Low-Dk-Laminat bedeutungslos ist, entgegen der herkömmlichen Weisheit. Für Fachleute, die an fortschrittlichen Platinen arbeiten, wird das Problem der Leiterbahnbreite dominieren, insbesondere beim Entwerfen von Platinen mit hoher Schichtanzahl und kontrollierten Impedanz-Streifenleitungen.

3. Verlust und Dk-Wert ausgleichen

Wenn die Schichtdicke klein ist, wird auch die erforderliche Leiterbahnbreite, um eine bestimmte Impedanz zu erreichen, klein sein. Wenn die Leiterbahnbreite zu klein ist, kann die Verarbeitung herausfordernder sein und die Kosten werden in die Höhe getrieben. Dies veranschaulicht, warum Punkt #1 oben wichtig ist; ein niedrigerer Dk erlaubt breitere Leiterbahnen bei einer gegebenen Substratdicke.

Um einen Ausgleich zwischen geringen Verlusten und hohem Dk zu finden, gibt es Materialien mit einem Dk-Wert zwischen 3,5 und 4 mit niedrigeren Verlustfaktoren als standardmäßiges FR4; Rogers und Isola sind zwei Unternehmen, die diese Laminate herstellen, und ich erinnere mich, dass ein weiteres Material von ITEQ mit einem Verlustfaktor von ~0,01 verfügbar ist.

Wenn ein niedriger Dk-Wert in einer Hochgeschwindigkeits-PCB auf HDI-Niveau benötigt wird, muss er wahrscheinlich glasverstärkt sein. Dies könnte mit Spread-Glas bei ~5 Mil verstärkt werden, aber geringere Dicken könnten eine lose Webart zur Verstärkung benötigen. Die Verstärkung mit Spread-Glas zielt darauf ab, die Ansammlung von Skew zu minimieren, wenn das Material für Signallagen verwendet wird. Der Hauptgrund dafür ist die Herstellbarkeit:

1. Unverstärkte PTFE-Laminate sind sehr flexibel, besonders in dünnen Schichten, sodass sie schwer zu handhaben und in einen Stapel einzufügen sein können.
2. Aufgrund von #1 könnte es bei der Erstellung des Schichtstapels in der Standardverarbeitung zu einigen Fehlregistrierungen kommen.

4. Wenn ein niedriger Dk-Wert nicht immer benötigt wird, warum verwenden ihn RF-Designer?

PTFE-Laminate sind bei der RF-Gemeinschaft sehr beliebt, und es gibt gute Gründe, warum wir sie verwenden, aber ich glaube nicht, dass digitale Designer genau wissen, warum das so ist. Der am häufigsten genannte Grund ist der niedrige Verlustwert einiger PTFE-Laminate und Bondplies, wie zum Beispiel die Materialien der RO3000-Serie.

Ein Grund, warum Dk-Werte bei RF-Platinen sorgfältig ausgewählt werden, ist das Gleichgewicht zwischen Schaltungsgröße und Verlust. Tatsächlich, wenn man sich die oben genannte Liste der PTFE-Laminate ansieht, wird man feststellen, dass einige PTFE-Laminate mit hohem Dk-Wert geringere Verluste als FR4 aufweisen (berechnen Sie einfach den imaginären Teil der Dielektrizitätskonstante). Ein höherer Dk-Wert ermöglicht kleinere Schaltungen bei niedrigen Frequenzen (z.B. sub-GHz RF), aber ein niedrigerer Dk kann helfen, etwas bei hohen Frequenzen (z.B. Radar) herstellbar zu machen.

Ein anderer Grund, warum ein PTFE-Laminat verwendet werden würde, liegt darin, dass RF-Platinen dazu neigen, viel längere Kanäle als digitale Platinen zu haben, sodass die dominierenden Verlustmechanismen mit der Ausbreitung zusammenhängen werden. Dies sind der dielektrische Verlust und der Kupferrauheitsverlust. Die heutigen PTFE-Materialien mit niedrigem Dk haben sehr niedrige Verlustfaktoren, was einem geringen dielektrischen Verlust entspricht. Diese Laminate können auch VLP-Kupfer mit sehr geringer Rauheit akzeptieren, sodass sie auch geringere Kupferverluste als standardmäßig galvanisch abgeschiedenes Kupfer bieten können.

5. Eingebettete Kapazitätsmaterialien (ECM)

Um die Leistungsintegrität zu unterstützen, sollte das Dielektrikum, das zwischen den Paaren von Strom- und Masseebenen füllt, korrekt gewählt werden. Die herkömmliche Weisheit über Materialien mit geringen Verlusten und niedrigem Dk ist auch hier wieder falsch. Das Material, das zwischen einem Strom-/Masseebenenpaar verwendet wird, sollte kein Material mit niedrigem Dk sein. Stattdessen sollte es einen hohen Dk-Wert und hohe Verluste haben. Diese Schichten sollten auch so dünn wie möglich sein.

Die Industrie hat mit sehr dünnen Hoch-Dk-Materialien reagiert, die in Harz-Glasfaser-Systeme integriert werden können. Diese eingebetteten Kapazitätsmaterialien sind nicht zwingend für die Leistungsintegrität erforderlich, aber sie sind definitiv hilfreich in Hochgeschwindigkeits-PCBs mit hohen Lagenzahlen. Es gibt drei Gründe dafür:

1. Hoch-Dk bietet mehr Ebenenkapazität
2. Dünnere ECM-Schichten haben mehr Ebenenkapazität
3. Hoher Verlust in der ECM-Schicht dämpft Leistungsschwankungen sehr schnell

Die Dk-Werte dieser Materialien können von ~4 bis ~10 von 100 MHz bis 1 GHz reichen. Genau in diesem Bereich möchten wir eine Ebenenkapazität haben, die Leistungsebenenresonanzen und jeglichen Mangel an On-Chip/In-Package-Kapazität dämpfen kann. Die Dicke dieser Materialien wird in der Größenordnung von Mikronen liegen. Einige Unternehmen, die diese Materialien produzieren, sind 3M und DuPont; ein weiteres bekanntes Material ist FaradFlex. Da diese Materialien auch kleine Schichtdicken haben, können sie in Stackups mit hohen Lagenzahlen verwendet werden.

• Erfahren Sie mehr über die Auswirkungen von Hoch-Dk ECM-Materialien auf die Leistungsintegrität

Abschließende Gedanken

Im Prozess des Entwurfs von Hochgeschwindigkeits-PCB-Stackups ist der Aufbau eines PCB-Stackups etwa der letzte Schritt im Prozess. Stattdessen legen wir viel mehr Wert auf die Anzahl der Schichten und deren Dicken im Vergleich zur Größe der Bauteilanschlüsse und deren Fanout. Von dort aus können Sie die Materialauswahl für Signallagen angehen und eingebettete Kapazitätsmaterialien für Strom-/Masseebenenpaare bewerten.

Wenn Sie lediglich eine einfachere Platine entwerfen, wie eine 4-Lagen-Platine für Hochgeschwindigkeitsanwendungen, müssen Sie wirklich nur zwei Dinge bestimmen: die Dicke der Außenschichten und den Dk-Wert. Zusammen bestimmen diese die benötigte Leiterbahnbreite, um eine einseitige Impedanz zu erreichen, gefolgt von einem Abstand für eine Ziel-Differentialimpedanz.

Wenn Sie Ihren Hochgeschwindigkeits-PCB-Stackup entwerfen müssen, nutzen Sie den kompletten Satz an PCB-Designwerkzeugen in Altium Designer®. Der Layer Stack Manager gibt Ihnen volle Kontrolle über Ihren PCB-Stackup, einschließlich Materialauswahl und Impedanzberechnungen. Wenn Sie Ihr Design abgeschlossen haben und Dateien an Ihren Hersteller weitergeben möchten, macht die Altium 365™-Plattform die Zusammenarbeit und das Teilen Ihrer Projekte einfach.

Wir haben nur die Oberfläche von dem gekratzt, was mit Altium Designer auf Altium 365 möglich ist. Starten Sie Ihre kostenlose Testversion von Altium Designer + Altium 365 heute.