고속 PCB 스택업 디자인의 도전

우리가 이상적인 SI/PI/EMI 특성을 가진 완벽한 고속 PCB를 만들고 싶어도, 많은 실제 제약 때문에 항상 가능한 것은 아닙니다. 때로는 스택업이 고속 PCB에 대해 "충분히 좋은" 상태일 수 있습니다. 이는 항상 엔지니어링 제약, 기능 요구 사항의 균형을 맞추고, 고속 설계에서 신호 및 전력 무결성을 보장하며, 마지막으로 EMC 요구 사항을 준수하려는 필요성에서 비롯됩니다.

고속 설계를 위한 좋은 지침이 많이 있음에도 불구하고, 스택업 구성의 특정 측면과 이것이 보드 제작과 관련하여 간과되는 경우가 있습니다. 여기서 제 목표는 단순한 SI/PI 지침을 넘어서 이 문제들을 더 엔지니어링 관점에서 살펴보는 것입니다. "엔지니어링 관점"이라고 할 때, 보드 설계를 주도하는 제품의 다른 모든 제약을 말합니다.

제품 제약을 스택업 요구 사항으로 변환하기

공학적 관점에서 시작한다면, 우리가 구축하고자 하는 시스템에 대한 제약 사항과 기능 요구 사항 목록을 개발하는 것부터 시작해야 합니다. 고속 PCB의 경우, 일반적으로 사용하고자 하는 특정 구성 요소로 시작합니다. 클라이언트 프로젝트를 진행할 때, 이는 거의 항상 특정 프로세서와 그 주변 장치(CPU 또는 FPGA, 메모리, 기타 특수 칩 등)가 됩니다. 고속 PCB 설계에서 적용될 수 있는 제약 사항의 예시 목록은 다음과 같습니다:

• 주요 구성 요소의 핀 수와 리드 크기(예: BGA)
• 대형 구성 요소의 I/O 수, 이는 레이어 수를 결정합니다
• 인터페이스 수와 각 인터페이스의 신호 수
• 기판 두께 목표, 표준 두께(62 mils)일 수도 있고 아닐 수도 있습니다
• 기판 크기에 비해 손실 목표

이 목록에서 시작하는 이유는 무엇일까요? 이는 사용되는 구성 요소가 기능 요구 사항을 반영하고, 기능 요구 사항이 I/O 수와 따라서 신호 수와 같은 것들을 주도하기 때문입니다. 그러므로 시중에 나와 있는 재료를 검토하기 시작하거나 표준 스택업을 사용하기 시작하기 전에, 위의 질문에 대한 답을 확실히 해두세요.

FR4 재료를 사용한 22층 보드의 예시 보드 스택 파라미터입니다. FR4 코어와 프레프레그 세트를 사용하면, 층 두께가 더 커질 수 있으며, 이는 보드 두께도 상당히 크게 만들 수 있습니다(이 경우 약 3mm). 대체 재료를 사용하면 더 얇은 보드를 만들 수 있고, 가능하다면 층 수를 줄일 수도 있습니다.

이제 이 목록을 이상적인 고속 PCB 스택업과 결합해보고, 일치점을 찾아보도록 하겠습니다.

• 신호 층은 격리를 제공하기 위해 인접한 접지 층이 필요합니다
• 전력 층은 인접한 접지 층이 필요합니다
• 채널이 매우 길 경우, 저손실 재료가 선호될 수 있습니다
• 층 두께는 I/O에 도달하기 위해 더 작은 비아(블라인드 또는 블라인드/매립)가 필요할 수 있습니다
• 임피던스 목표를 달성하기 위해 특정 선 폭과 차동 쌍 간격이 필요합니다

고층수의 고급 보드에 이르러, HDI 재료와 고속 기능성 사이의 일치를 보게 됩니다. 제어된 임피던스를 요구하고 고속 인터페이스를 지원하는 HDI 스택업은 선 폭과 간격에 있어 도전을 만들어내며, 비표준 처리가 필요한 지점에 이르게 할 수 있습니다. 아래 과정은 설계 도전과제를 다루고, 이러한 제품에서 필요한 DFM 고려사항을 설명해야 합니다.

1. 보드 및 레이어 두께부터 시작하세요

고속 PCB에서 고 I/O 개수를 가진 경우 중요하게 고려해야 할 점은 레이어 두께가 매우 얇을 수 있다는 것입니다. 때때로, 매우 높은 I/O 개수로 가면 레이어 수가 많아져 표준 두께보다 큰 보드를 사용해야 한다는 잘못된 생각이 있습니다. 반드시 그런 것은 아닙니다; 표준 보드 크기 목표를 유지하면서도 낮은 레이어 두께를 가능하게 하는 재료들이 있습니다.

고속 설계에서 레이어 두께에 신경 쓰는 이유는 이것이 임피던스 목표를 달성하기 위해 필요한 선 폭을 결정하기 때문입니다. 신호 레이어의 두께가 낮아질수록 임피던스 제어 신호에 필요한 선 폭도 낮아집니다.

• 얇은 유전체에서의 선 폭에 대해 더 알아보기

보드 두께에 한계에 도달했지만 더 얇은 레이어 두께가 필요한 경우, 이는 표준 제조 공정이나 HDI 생산 공정의 능력보다 낮은 선 폭을 요구할 수 있습니다. 선 폭을 줄이지 않고도 더 작은 두께에 도달할 수 있는 재료가 있을까요? 답은 낮은 Dk 재료를 사용하는 것에 있을 수 있습니다.

2. PTFE 또는 낮은 Dk 재료를 사용해야 할 때는 언제인가요?

저는 자칭 전문가들이 고속 PCB에는 항상 저-Dk 라미네이트나 PTFE 기판을 사용해야 한다고 말하는 것을 수없이 들었습니다. 고속 PCB는 가능한 데이터 속도, 에지 속도, 대역폭, 트레이스 폭이 상당히 넓은 범위에 걸쳐 있다는 점을 기억하는 것이 중요합니다. 많은 설계들이 "고속"으로 편안하게 불릴 수 있지만 저-Dk 라미네이트로 제작되지 않습니다. 마찬가지로, HDI 영역에서 많은 고속 설계들이 저-Dk 라미네이트를 사용하지만, 그것이 항상 낮은 삽입 손실을 가져야 한다는 이유 때문은 아닙니다.

아마도 가장 자주 언급되는 저-Dk 재료는 세라믹으로 채워진 PTFE로, 매우 다양한 재료 범위에 걸쳐 있습니다. PTFE 기반 재료의 Dk 값은 세라믹 필러의 추가를 통해 조절되므로, 경화된 PTFE 기판은 넓은 범위의 값들을 가질 수 있습니다. 예를 들어, PTFE 재료는 대략 3부터 대략 10까지의 Dk 값을 가질 수 있으며, 모두 표준 FR4 라미네이트보다 낮은 손실을 가집니다. 여기에서 PTFE 재료들을 볼 수 있습니다.

얇은 신호층을 가진 고속 보드에서 낮은 Dk 재료를 사용하는 세 가지 주요 이유는 다음과 같습니다:

1. 같은 임피던스 목표에 대해, 높은 Dk 재료보다 선폭이 더 클 수 있습니다(위의 그래프 참조)
2. 재료가 보강되지 않은 경우, 섬유 직조 효과로 인한 편차가 없을 것입니다
3. 얇은 라미네이트로 제공될 수 있으므로, 층 수가 많을 때 사용할 수 있습니다

이 세 가지 이유는, 층 수가 많아질 때, 저 Dk 라미네이트의 빠른 전파 지연이 의미가 없다는 것을 보여줍니다. 이는 전통적인 지혜와는 반대입니다. 고급 보드에서 일하는 전문가들에게는, 특히 제어된 임피던스 스트립라인을 가진 고층 보드를 설계할 때, 선폭 문제가 지배적일 것입니다.

3. 손실과 Dk 값의 균형

층 두께가 작을 때, 특정 임피던스를 달성하기 위해 필요한 선폭도 작을 것입니다. 선폭이 너무 작으면, 처리가 더 어려워지고 비용이 증가할 수 있습니다. 따라서 위의 #1 포인트가 중요한 이유를 보여줍니다; 낮은 Dk는 주어진 기판 두께에 대해 더 넓은 선폭을 허용합니다.

저손실과 고유전율(Dk)의 균형을 맞추기 위해, Dk가 3.5에서 4 사이이며 표준 FR4보다 손실 탄젠트가 낮은 재료들이 있습니다; Rogers와 Isola는 이러한 라미네이트를 생산하는 두 회사이며, ITEQ에서 손실 탄젠트가 대략 0.01인 또 다른 재료가 있다고 기억합니다.

고속 PCB에서 HDI 수준에서 저Dk가 필요한 경우, 유리로 강화될 필요가 있을 것입니다. 이는 약 5밀(mils)의 퍼진 유리로 강화될 수 있지만, 더 얇은 두께는 강화를 위해 느슨한 직물이 필요할 수 있습니다. 퍼진 유리로 강화하는 것은 신호 층으로 사용될 때 왜곡 축적을 최소화하려는 의도입니다. 이의 주된 이유는 제조 가능성입니다:

1. 강화되지 않은 PTFE 라미네이트는 특히 얇은 층에서 매우 유연하여 적층에 넣기 어렵게 만들 수 있습니다.
2. 1번 때문에, 표준 처리 과정에서 층 적층을 구축할 때 일부 미스레지스트레이션이 발생할 수 있습니다.

4. 저Dk가 항상 필요하지 않다면, RF 설계자들은 왜 이를 사용하나요?

PTFE 라미네이트는 RF 커뮤니티에서 선호되며, 우리가 이를 사용하는 좋은 이유가 있지만, 디지털 디자이너들이 정확히 왜 그런지를 모르는 것 같습니다. 가장 흔히 언급되는 이유는 RO3000 시리즈 재료와 같은 일부 PTFE 라미네이트와 본드플라이의 낮은 손실 값입니다.

RF 보드에서 Dk 값이 신중하게 선택되는 이유 중 하나는 회로 크기와 손실을 균형잡는 것입니다. 실제로 위의 PTFE 라미네이트 목록을 보면, FR4보다 손실이 낮은 고Dk PTFE 라미네이트가 있음을 알 수 있습니다(유전 상수의 허수 부분을 계산해 보세요). 높은 Dk 값은 저주파수(예: sub-GHz RF)에서 더 작은 회로를 제공하지만, 낮은 Dk는 고주파수(예: 레이더)에서 제조 가능성을 보장하는 데 도움이 될 수 있습니다.

PTFE 라미네이트가 사용되는 또 다른 이유는 RF 보드가 디지털 보드보다 훨씬 긴 채널을 가지고 있어, 지배적인 손실 메커니즘이 전파와 관련될 것이기 때문입니다. 이는 유전체 손실과 구리 거칠기 손실입니다. 오늘날의 저-Dk PTFE 재료는 매우 낮은 손실 탄젠트를 가지고 있어, 낮은 유전체 손실을 의미합니다. 이 라미네이트는 매우 낮은 거칠기를 가진 VLP 구리도 받아들일 수 있어, 표준 전기 도금 구리보다 낮은 구리 손실을 제공할 수도 있습니다.

5. 내장된 용량성 재료(ECM)

전력 무결성을 돕기 위해, 전력과 접지 평면 쌍 사이를 채우는 유전체는 올바르게 선택되어야 합니다. 저손실, 저-Dk 재료에 대한 기존의 지혜는 여기에서도 다시 틀렸습니다. 전력/접지 평면 쌍 사이에 사용되는 재료는 저-Dk 재료가 아니어야 합니다. 대신 높은 Dk 값과 높은 손실을 가진 재료여야 합니다. 이 층은 가능한 한 얇아야 합니다.

산업계는 수지-유리 섬유 시스템에 통합될 수 있는 매우 얇은 고유전율(Dk) 재료에 대응하고 있습니다. 이러한 내장된 용량 재료는 전력 무결성에 필수적이지는 않지만, 고속 PCB에서 높은 층수를 가진 경우에는 분명히 도움이 됩니다. 이에 대한 세 가지 이유는 다음과 같습니다:

1. 고유전율은 더 많은 평면 용량을 제공합니다
2. 더 얇은 ECM 층은 더 많은 평면 용량을 가집니다
3. ECM 층의 높은 손실은 전력 변동을 매우 빠르게 감쇠시킵니다

이 재료들의 Dk 값은 약 4에서 ~10까지 100 MHz에서 1 GHz까지의 범위를 가질 수 있습니다. 이는 바로 우리가 전력 평면 공진과 칩 내부/패키지 내 용량 부족을 감쇠시킬 수 있는 평면 용량을 가지고 싶어하는 영역입니다. 이 재료들의 두께는 마이크론 단위가 될 것입니다. 이러한 재료를 생산하는 회사로는 3M과 DuPont가 있으며, 또 다른 잘 알려진 재료는 FaradFlex입니다. 이 재료들은 또한 작은 층 두께를 가지고 있기 때문에, 높은 층수를 가진 스택업에 사용될 수 있습니다.

• 고유전율 ECM 재료가 전력 무결성에 미치는 영향에 대해 자세히 알아보기

최종 생각

고속 PCB 스택업 설계 과정에서 PCB 스택업을 구축하는 행위는 과정의 마지막 단계에 해당합니다. 대신 우리는 구성 요소 리드 크기와 팬아웃에 비해 레이어 수와 두께에 훨씬 더 많은 관심을 가집니다. 거기서부터 신호 레이어를 위한 재료 선택에 접근할 수 있으며, 전원/그라운드 평면 쌍을 위한 내장된 커패시턴스 재료를 평가할 수 있습니다.

단순한 보드, 예를 들어 고속을 위한 4-레이어 보드를 설계하는 경우, 결정해야 할 것은 외부 레이어 두께와 Dk 값 두 가지뿐입니다. 이 두 가지가 결합하여 단일 종단 임피던스를 달성하기 위해 필요한 트레이스 폭을 결정하고, 목표 차동 임피던스를 위한 간격을 따릅니다.

고속 PCB 스택업을 설계해야 할 때는 Altium Designer®의 완벽한 PCB 설계 도구 세트를 사용하세요. Layer Stack Manager는 재료 선택과 임피던스 계산을 포함하여 PCB 스택업을 완전히 제어할 수 있게 해줍니다. 설계를 마치고 제조업체에 파일을 릴리스하고 싶을 때는 Altium 365™ 플랫폼이 프로젝트를 협업하고 공유하기 쉽게 만들어 줍니다.

우리는 Altium 365에서 Altium Designer로 가능한 것들의 겉면만 긁어봤을 뿐입니다. 오늘 Altium Designer + Altium 365의 무료 체험을 시작하세요.