高速PCBスタックアップ設計の課題

高速PCBを理想的なSI/PI/EMI特性を持って完璧に構築したいと思っても、多くの実際的な制約があるために常に可能ではありません。時には、高速PCBにとって「十分良い」スタックアップもあります。これは常に、エンジニアリングの制約、機能要件のバランスを取り、高速設計における信号と電力の完全性を確保し、最終的にEMC要件との適合を保証する必要性から来ます。

高速設計に関する良いガイドラインがたくさんあるにもかかわらず、スタックアップの構築とそれがボードの構築とどのように関連するかの特定の側面が見落とされがちです。ここでの私の目標は、典型的なSI/PIガイドラインを超えて、これらの問題をもっとエンジニアリングの視点から見ていくことです。私が「エンジニアリングの視点」と言うとき、ボード設計を推進する製品内の他のすべての制約を指しています。

製品の制約をスタックアップのニーズに変換する

エンジニアリングの観点から始める場合、構築したいシステムの制約と機能要件のリストを作成することから始めるべきです。高速PCBでは、通常、使用したい特定のコンポーネントから始めます。クライアントプロジェクトに取り組む際、これはほぼ常に特定のプロセッサとその周辺機器（CPUまたはFPGA、メモリ、その他の特殊チップなど）になります。典型的な高速PCB設計に適用されるかもしれない制約の例示リストには、次のようなものが含まれます：

• 主要コンポーネントのピン数とリードサイズ（例：BGA）
• 大型コンポーネントのI/O数、これがレイヤー数を決定する
• インターフェース数、および各インターフェースの信号数
• 基板の厚さ目標、これは標準厚さ（62ミル）であるかもしれないし、そうでないかもしれない
• 基板サイズに対する損失目標

なぜこのリストから始めるのか？これは、使用されるコンポーネントが機能要件を反映しており、機能要件がI/O数やそれによる信号数などを決定するからです。ですから、既製の材料を調べ始める前、または標準のスタックアップを使用し始める前に、上記の質問に対するいくつかの答えを持っていることを確認してください。

22層ボードのFR4材料を使用した例のボードスタックパラメータ。FR4コアとプリプレグセットを使用すると、層の厚さが大きくなり、結果としてボードの厚さもかなり大きくなります（この場合は約3mm）。代替材料を使用すると、ボードを薄くすることができ、層数を減らすことも可能です。

さて、理想的な高速PCBスタックアップとこのリストを組み合わせて、収束点を見つけられるか試してみましょう。

• 信号層は隣接するグラウンド層が必要で、隔離を提供します
• 電源層には隣接するグラウンド層が必要です
• チャネルが非常に長い場合、低損失材料が好ましいかもしれません
• 層の厚さによっては、I/Oに到達するために小さなビア（ブラインドまたはブラインド/埋め込み）が必要になるかもしれません
• インピーダンス目標を達成するためには、特定のライン幅と差動ペアの間隔が必要です

高層数の高度なボードになると、HDI材料と高速機能性の間の収束を見ることができます。制御されたインピーダンスを必要とし、高速インターフェースをサポートするHDIスタックアップは、ライン幅と間隔に関して課題を生み出し、非標準の処理が必要になる可能性があります。以下のプロセスは、設計の課題を説明し、これらの製品に必要なDFMの考慮事項を示すべきです。

1. 基板と層の厚さから始める

高速PCBで高I/Oカウントを持つ場合に重要な点は、層の厚さが非常に薄いことがあります。非常に高いI/Oカウントに移行すると、層数が多くなるため、標準の厚さよりも大きな基板を使用する必要があるという誤解がありますが、必ずしもそうではありません。標準の基板サイズの目標を維持しつつ、層の厚さを低くすることができる材料が利用可能です。

高速設計において層の厚さを気にする理由は、インピーダンス目標を達成するために必要な線幅を決定するからです。信号層の厚さが小さくなるにつれて、インピーダンス制御信号に必要な線幅も小さくなります。

• 薄い誘電体上の線幅についてもっと学ぶ

基板の厚さの限界に達し、それでも層の厚さを薄くする必要がある場合、これは標準の製造プロセスやHDI製造プロセスの能力を下回る線幅を必要とするかもしれません。線幅を減らさずにより小さな厚さに到達するために使用できる材料はありますか？答えは、低Dk材料の使用にあるかもしれません。

2. PTFEまたは低Dk材料をいつ使用すべきか？

自称専門家が、高速PCBには一般的に低Dk積層材料やPTFE基板を使用すべきだと述べた回数を数えきれません。高速PCBは、可能なデータレート、エッジレート、帯域幅、トレース幅の範囲が非常に広いことを覚えておくことが重要です。多くの設計が「高速」と快適に呼べるものの、低Dk積層材料で構築されているわけではありません。同様に、HDI領域の多くの高速設計では低Dk積層材料が使用されていますが、それが常に低挿入損失を必要としているわけではありません。

おそらく最も頻繁に引用される低Dk材料は、セラミック充填PTFEで、可能な材料の範囲が非常に広いです。PTFEベースの材料のDk値は、セラミックフィラーの添加によって調整されるため、硬化したPTFE基板は幅広い範囲の値を持つことがあります。例えば、PTFE材料は、標準のFR4積層材料よりも低い損失を持ちながら、約3から約10までのDk値を持つことがあります。こちらでPTFE材料の選択を見ることができます。

薄い信号層を持つ高速基板で低Dk材料を使用する主な3つの理由は次のとおりです：

1. 同じインピーダンス目標の場合、高Dk材料よりも線幅を大きくすることができます（上のグラフを参照）
2. 材料が補強されていない場合、ファイバーウィーブ効果によるスキューは発生しません
3. 薄いラミネートとして利用可能なため、層数が多い場合に使用できます

これら3つの理由は、層数が多い場合に、低Dkラミネートの伝搬遅延が速いことが無意味である理由を示しています。これは、従来の知識に反しています。高度なボードを扱うプロフェッショナルにとって、線幅の問題が特に重要になります。これは、制御インピーダンスストリップラインを備えた高層カウントボードを設計する際に顕著です。

3. 損失とDk値のバランス

層の厚さが小さい場合、特定のインピーダンスを達成するために必要な線幅も小さくなります。線幅が小さすぎると、処理がより困難になり、コストが上昇する可能性があります。これは、上記のポイント＃1が重要である理由を示しています。低Dkは、与えられた基板厚さに対して、より広い線幅を可能にします。

低損失と高Dkをバランスさせるために、Dkが3.5から4の範囲で、標準のFR4よりも損失正接が低い材料があります。RogersやIsolaは、これらの積層板を生産している2つの会社であり、ITEQからも損失正接が約0.01の別の材料が入手可能だと記憶しています。

高速PCBでHDIレベルで低Dkが必要な場合、ガラス強化が必要になる可能性があります。これは約5ミルのスプレッドガラスで強化できますが、より薄い厚さでは、強化のために緩い織りが必要になるかもしれません。スプレッドガラスでの強化は、材料が信号層に使用される際のスキューの蓄積を最小限に抑えることを目的としています。これの主な理由は製造可能性です：

1. 強化されていないPTFE積層板は、特に薄い層では非常に柔軟で、扱いにくく、スタックアップに配置するのが難しい場合があります。
2. そのため、標準的な処理で層のスタックアップを構築する際に、いくつかの位置ずれが発生する可能性があります。

4. 低Dkが常に必要でない場合、なぜRF設計者はそれを使用するのでしょうか？

PTFEラミネートはRFコミュニティの間で人気があり、私たちがそれを使用する良い理由がありますが、デジタルデザイナーがこの理由を正確に知っているとは思えません。最も一般的に引用される理由は、RO3000シリーズの材料など、一部のPTFEラミネートとボンドプライの低損失値です。

RFボードでDk値が慎重に選ばれる理由の一つは、回路サイズと損失をバランスさせるためです。実際、上記のPTFEラミネートリストを見ると、FR4よりも損失が低い高DkPTFEラミネートがいくつかあることがわかります（誘電体定数の虚数部を計算するだけです）。高いDk値は低周波数（例えば、サブGHz RF）で小さな回路を提供しますが、低いDkは高周波数（例えば、レーダー）で製造可能なものを確実にするのに役立ちます。

PTFEラミネートが使用されるもう一つの理由は、RFボードはデジタルボードよりもはるかに長いチャネルを持つ傾向があるため、支配的な損失メカニズムは伝播に関連するものになります。これらは誘電体損失と銅の粗さによる損失です。今日の低Dk PTFE材料は非常に低い損失角を持っており、これは低誘電体損失に相当します。これらのラミネートは非常に低い粗さのVLP銅も受け入れることができるので、標準の電気鍍金銅よりも低い銅損失を提供することもできます。

5. 埋め込み容量材料 (ECM)

電力整合性を支援するために、電源層とグラウンド層のペアの間に充填される誘電体は正しく選択されるべきです。低損失、低Dk材料に関する従来の知恵は、ここでも再び間違っています。電源/グラウンド層ペアの間に使用される材料は、低Dk材料であるべきではありません。代わりに、高Dk値と高損失を持つべきです。これらの層は可能な限り薄くするべきです。

業界は、樹脂-ガラス繊維システムに組み込むことができる非常に薄い高Dk材料で応えています。これらの埋め込み容量材料は電力整合性には必須ではありませんが、高速PCBや多層PCBでは確かに役立ちます。これには3つの理由があります：

1. 高Dkはより多くの平面容量を提供します
2. 薄いECM層はより多くの平面容量を持ちます
3. ECM層の高損失は電力変動を非常に迅速に減衰させます

これらの材料のDk値は、100 MHzから1 GHzまでの範囲で約4から約10まで変化します。これは、電力平面の共振やチップ内/パッケージ内容量の不足を減衰できる平面容量を持ちたい正確な領域です。これらの材料の厚さはマイクロン単位になります。これらの材料を生産している企業には、3MやDuPontがあり、FaradFlexもよく知られた材料です。これらの材料は層の厚さも小さいため、多層スタックアップに使用できます。

• 高Dk ECM材料が電力整合性に与える影響についてもっと学ぶ

最終的な考え

高速PCBスタックアップ設計プロセスでは、PCBスタックアップを構築する行為はプロセスの最後のステップに過ぎません。代わりに、私たちはレイヤーの数と厚さを、コンポーネントのリードサイズやファンアウトと比較してはるかに重視します。そこから、信号層のための材料選択に取り組むことができ、また、電源/グラウンドプレーンペアのための埋め込み容量材料を評価することができます。

もし、単純なボード、例えば高速用の4層ボードを設計しているだけなら、決定する必要があるのは外層の厚さとDk値の2つだけです。これらは一緒になって、単終端インピーダンスを達成するために必要なトレース幅を決定し、その後、目標差動インピーダンスのための間隔を決定します。

高速PCBスタックアップを設計する必要がある場合は、Altium Designer®の完全なセットのPCB設計ツールを使用してください。Layer Stack Managerは、材料選択やインピーダンス計算を含む、PCBスタックアップを完全に制御することを可能にします。設計が完了し、製造業者にファイルをリリースしたい場合、Altium 365™プラットフォームはプロジェクトの共有と協力を容易にします。

私たちは、Altium 365上のAltium Designerで可能なことの表面をかすめただけです。今日、Altium Designer + Altium 365の無料トライアルを始めてください。