DDR5 e DDR6 a confronto: ecco cosa aspettarsi dai nuovi moduli RAM

Zachariah Peterson
|  Creato: November 16, 2020  |  Aggiornato: October 18, 2021
Confronto tra progettazione PCB per RAM DDR5 e RAM DDR6

La maggior parte dei libri di testo sull'elettronica digitale parla ancora di fanout e ritardo di propagazione all'interno dei circuiti integrati, e continua a descrivere questo ambito in termini di tempi di risalita/discesa di decine di ns. Questi libri di testo risultano obsoleti per i moderni sistemi digitali e le memorie RAM DDR ad alta velocità sono un esempio perfetto del cambiamento di paradigma che si verifica quando ci si affaccia alla progettazione IC e PCB. Con le DDR5 ancora in attesa di implementazione e le DDR6 in fase di sviluppo, i progettisti che si trovano già bene con le DDR4 dovranno pensare a come adattare le proprie pratiche di progettazione al continuo raddoppio della velocità dei dati tipico di queste tecnologie.

Fino alle DDR3, il problema principale era l'integrità del segnale a livello di interconnessione, in termini di perdite di canale e di adattamento d'impedenza. Dalle DDR4 in avanti, dispersione, jitter e ruvidità del rame hanno iniziato a consumare larghezza di banda e bit. Le memorie RAM DDR5 cambiano di nuovo le carte in tavola introducendo l'equalizzazione delle reti single-ended per compensare la dispersione e le perdite dovute prevalentemente alla riflessione. Quindi cosa ci si potrebbe aspettare dalle memorie RAM DDR6? Mettiamo queste due tecnologie a confronto per aiutare i progettisti di periferiche di computer più appassionati a utilizzarle entrambe.

DDR5 vs DDR6: l’evoluzione

Per fare un confronto tra DDR5 e DDR6 bisogna partire dall’origine di queste memorie RAM. Si potrebbe dire che il digitale ad alta velocità è entrato a far parte dell'industria elettronica con l'introduzione della DDR. Ovviamente, anche i componenti logici ECL hanno fatto la loro parte, ma le memorie DDR sono state l'esempio lampante dell'aumento continuo della velocità di trasferimento dei dati. Ormai da settembre 2019, lo standard JEDEC per le DDR5 è ancora in fase di implementazione, ma il settore sta già guardando alle DDR6. Tutto questo mi fa pensare al ruolo fondamentale svolto dai ricercatori nel settore delle telecomunicazioni, in cui gli ingegneri stanno già sviluppando il 6G prima ancora che il 5G si sia totalmente diffuso.

Fino alle memorie RAM DDR3, i progettisti dovevano preoccuparsi dei tempi di configurazione e di attesa e dell'impedenza controllata dei bus. Finché non si raggiungevano le velocità di trasferimento dati più elevate delle DDR3, la compensazione della dispersione non era un problema, mentre l'ostacolo principale nell'interpretazione del segnale era il jitter. Un jitter relativamente piccolo riscontrabile in segnali a basso livello era in grado di "chiudere l'occhio" del diagramma sui segnali DDR3. Pertanto, gli standard JEDEC sono stati aggiornati in modo da consentire tolleranze di progettazione per i diagrammi ad occhio sulle DDR4.

Le RAM DDR5 aumentano la velocità, ma non la larghezza di banda

Le memorie DDR5 raddoppiano ulteriormente le velocità più elevate di trasferimento dati delle DDR4, rendendo i bus più rapidi, ma mantenendo la stessa larghezza di banda. Per quanto riguarda la disposizione delle reti single-ended parallele, si dovrà ancora avere a che fare con i problemi di instradamento tipici delle DDR4, ma con canali molto più corti. I bus opereranno con una rapidità tale che gli errori di bit saranno dovuti alla dispersione e costituiti soprattutto dalle perdite di riflessione lato ricevitore, in qualsiasi transizione tra strati. I canali più corti riducono efficacemente la perdita totale di inserzione, ma la dispersione della return loss deve essere compensata da un'impedenza di interconnessione a larghezze di banda elevate progettata in modo molto accurato.

Confronto tra progettazione PCB per RAM DDR5 e RAM DDR6
DDR5 layout and lane structure from Rambus.

Trasferimento dei dati nelle DDR5

Per le DDR5, il trasferimento dei dati avviene in brevi raffiche su reti single-ended con comunicazione bidirezionale. Un clock a piena velocità consente di passare dalla lettura alla scrittura in corrispondenza di ciascuna estremità di un'interconnessione. Il passaggio deve avvenire in modo estremamente rapido e questo richiede una progettazione PDN impeccabile per ridurre il più possibile il jitter. L'impedenza PDN su un circuito stampato classico può essere solo ridotta e il basso livello del segnale nelle DDR5 (tensione massima di 1,1 V) impone limiti molto stringenti in termini di oscillazione/jitter dei segnali digitali. I problemi posti da questo tipo di canali e da requisiti di oscillazione ridotta associati a segnali a basso livello rendono necessario l'uso dell'equalizzazione nei controller per le interfacce DDR5 per compensare la distorsione del segnale e le interferenze intersimboliche (ISI). Questa equalizzazione, tra l'altro, viene già utilizzata in standard per i seriali differenziali ad alta velocità.

Sono molte le sfide progettuali poste dalle memorie RAM DDR5, ma quelle elencate sopra sono probabilmente le più importanti.

Cosa sappiamo delle memorie RAM DDR6?

Proprio come le generazioni precedenti, le memorie DDR6 offrono velocità di trasferimento dei dati fino a due volte maggiori rispetto alle velocità massime delle DDR5. Se hai intenzione di modificare i moduli per adattarli alle DDR6, tieni presente che sono molte le domande su queste memorie a cui non si è ancora risposto. Sembra ormai opinione comune che la larghezza di banda dei bus non potrà aumentare e che le DDR5 sono già abbastanza veloci da aver raggiunto il limite di memoria, il cosiddetto “memory wall”. In tutto ciò, la modulazione (ad es. PAM o QAM) risulta essere l'ultima opzione disponibile per aumentare la velocità di trasferimento dei dati oltre ai canali completamente analogici (come l'Ethernet da 100 G).

Passando a un canale analogico ad alta velocità, tutto ciò che sappiamo sulla DDR non vale più e probabilmente la PAM o QAM saranno abbinate ad alcuni schemi di equalizzazione proprietari integrati nei controllori. Sebbene siano i progettisti di circuiti integrati a dover affrontare le sfide maggiori, chi progetta schede deve comunque fare i conti con gli aspetti legati ai segnali ad alta larghezza di banda utilizzati nei canali DDR6.

Velocità di trasferimento dei dati: DDR5 vs DDR6
Grafico della velocità delle DDR fino alla DDR5. La DDR6 per l'elaborazione generale mira a raggiungere la velocità della GDDR6. Source: Keysight..

Sfide progettuali poste dalle DDR5 e dalle DDR6

Quando si tratta di DDR6, i problemi principali possono verificarsi a livello di chip, mentre le sfide relative alle schede sono le stesse sia per le DDR5 che per le DDR6. La questione dell'integrità di alimentazione, ad esempio, riguarda tanto le prime che le seconde. Per le DDR6 questa sfida consiste nell'estendere l'impedenza PDN piatta a larghezze di banda del segnale maggiori una volta impostata la modulazione per i segnali DDR6. L'estensione dell'impedenza PDN piatta a frequenze più alte consiste nel tenere il jitter lato TX basso, in modo da mantenere l'interferenza intersimbolica lato RX sufficientemente ridotta da poter risolvere i segnali con l'equalizzazione. Probabilmente i circuiti integrati per la gestione dell'alimentazione su scheda per i moduli DDR5 saranno presenti anche sui moduli DDR6 e permetteranno di regolare la potenza di tutto il modulo.

La questione dei sistemi embedded

I progettisti di sistemi embedded saranno probabilmente gli ultimi utenti ad adottare le DDR5/6. Avranno vita più facile rispetto a chi usa sistemi basati su moduli (PC e server), poiché le perdite non avvengono più a livello dei connettori ma di ball/die. Tuttavia, lo spazio più ridotto che caratterizza questi sistemi può rivelarsi un'arma a doppio taglio per il progettista di sistemi embedded, che già prevede di montare i circuiti integrati di memoria sulla scheda vicino al controller di sistema. Tuttavia, la riduzione dello spazio disponibile comporta maggiori difficoltà per via dell'interferenza elettromagnetica (EMI) irradiata tra le sezioni della scheda.

Ricorrere a qualcosa di semplice come la schermatura tra diversi blocchi funzionali è utile, sia per i PC/server che per i sistemi embedded. I tipi di schermatura possibili sono due:

  • Strutture per l'isolamento con larghezza di banda elevata: queste strutture possono essere regolate per offrire un isolamento notevole fino a frequenze elevate. Occupano spazio sullo strato superficiale, ma diventano più piccole rispetto a quando vengono regolate su frequenze più alte. Si tratta di un'opzione per i sistemi embedded, in cui i circuiti integrati della RAM vengono posizionati sulla stessa scheda del controller.
  • Instradamento creativo su vari livelli: è possibile sfruttare i piani interni per evitare il crosstalk tra più bus DDR sulla scheda madre. Una volta instradati i segnali dal connettore al modulo, il crosstalk non sarà più un problema, perché con ogni probabilità i moduli si troveranno sufficientemente lontani da altri circuiti.

Applicazione di Altium Designer in relazione alle DDR5 e DDR6

Quando si hanno a disposizione nuove tecnologie come le DDR5 e le DDR6, le funzionalità di progettazione di Altium Designer® diventano indispensabili per essere all'avanguardia nello sviluppo tecnologico. Altium Designer comprende una serie di potenti funzionalità di layout e instradamento, ideali per applicazioni ad alta velocità.

La collaborazione fra Altium Designer e Altium 365 offre un valore d'integrazione senza precedenti nel settore dell'elettronica, finora relegato solamente al mondo dello sviluppo dei software, consentendo ai progettisti di lavorare da remoto e raggiungere straordinari livelli di efficienza.

Questo è solo un piccolo esempio di ciò che è possibile realizzare con Altium Designer tramite Altium 365. Consulta la pagina di prodotto per una descrizione più approfondita delle funzionalità o per seguire uno dei webinar on-demand.

Sull'Autore

Sull'Autore

Zachariah Peterson ha una vasta esperienza tecnica nel mondo accademico e industriale. Prima di lavorare nel settore dei PCB, ha insegnato alla Portland State University. Ha condotto la sua Fisica M.S. ricerche sui sensori di gas chemisorptivi e il suo dottorato di ricerca in fisica applicata, ricerca sulla teoria e stabilità del laser casuale. Il suo background nella ricerca scientifica abbraccia temi quali laser a nanoparticelle, dispositivi semiconduttori elettronici e optoelettronici, sistemi ambientali e analisi finanziaria. Il suo lavoro è stato pubblicato in diverse riviste specializzate e atti di conferenze e ha scritto centinaia di blog tecnici sulla progettazione di PCB per numerose aziende. Zachariah lavora con altre società del settore PCB fornendo servizi di progettazione e ricerca. È membro della IEEE Photonics Society e dell'American Physical Society.

Articoli Più Recenti

Tornare alla Pagina Iniziale