신호 무결성과 EMI에 मिथ가 많다고 생각하셨다면, 전원 무결성을 접하면 더 놀라실 겁니다. 전력 전자와 PCB 설계에서 전원 무결성은 두 가지 측면으로 나뉘는데, 블로그의 다른 글에서는 DC 전원 무결성을 다뤘고, 이제는 AC 전원 무결성에 관한 가장 큰 다섯 가지 오해를 살펴볼 차례입니다. 그럼 바로 시작해보겠습니다!
전원 무결성에 관한 많은 논의에서는 전원 레귤레이터의 역할을 완전히 무시하고, 전원 레귤레이터가 이론적으로 완벽하다고 가정합니다. 하지만 실제로 반도체 제조업체는 고속 디지털 시스템용 부품과 함께, 고속으로 전력을 공급할 수 있도록 특화된 전원 레귤레이터를 제공합니다. 고속 디지털 전원 레일용 일반적인 전압 레귤레이터 모듈은 두 가지 중요한 특성을 갖습니다:
첫 번째 특성이 중요한 이유는, 다상 설계가 각 상에서 낮은 듀티 사이클로도 더 높은 유효 스위칭 주파수로 동작할 수 있어 출력의 스위칭 노이즈를 줄여주기 때문입니다. 이 중요한 내용은 다른 블로그 글에서 설명한 바 있습니다.
하지만 고속 디지털 설계에서는 두 번째 특성이 더 중요합니다. 이는 레귤레이터가 출력의 과도 현상에 얼마나 빠르게 응답해 안정적인 출력 전압을 유지할 수 있는지를 결정하기 때문입니다. 이 두 번째 특성에 따른 귀결은 레귤레이터의 출력 임피던스가 낮아야 하며, 그 임피던스가 매우 높은 주파수까지도 낮게 유지되어야 한다는 점입니다. 이러한 요소들이 함께 작용해, 고속 디지털 I/O가 스위칭을 시작할 때 레귤레이터와 PDN 구조(개별 커패시터 및 플레인 커패시턴스 포함)가 전원 레일의 리플을 억제할 수 있게 됩니다.
일부 설계에서는 단일 전원 레이어만으로도 충분할 수 있으며, 해당 레이어가 여러 전원 레일로 분할되어 있어도 마찬가지입니다. 예를 들어 BGA 패키지에서 볼 수가 1000개 미만인 소형 디지털 프로세서라도 여러 공급 전압이 필요합니다. 하지만 프로세서에 필요한 전력을 모두 공급하기 위해 전원 레이어를 큰 레일들로 분할하는 방식이 가능할 수 있습니다. 아래에는 대형 BGA에 전원을 공급하는 단일 레이어에서 가능한 전원 레일의 수와 다양성을 보여주는 예가 제시되어 있습니다.

하지만 너무 많은 전원 레일을 하나의 레이어에 넣으려고 하면, 각 레일에 과도한 전류가 흐르게 될 수 있습니다. 이런 경우 고전류 레일을 위해 별도의 전원 레이어가 필요할 수 있습니다.
프로세서가 더 커지고 더 많은 I/O를 더 높은 속도로 지원해야 할수록, 여러 개의 전원 플레인 레이어가 필요할 수 있으며 각 레이어는 자체 접지 플레인을 가져야 합니다. 이는 PDN 임피던스를 적절한 목표값 이하로 유지할 만큼 충분한 플레인 커패시턴스를 제공하기 위해 필요합니다. 대형 디지털 프로세서에서는 100 MHz~1 GHz 범위에서 서브 mΩ 수준의 PDN 임피던스가 일반적입니다. 이러한 프로세서의 예로는 대형 CPU와 1,000개 이상의 핀을 가진 대형 FPGA가 있습니다.
고속 디지털 설계에서는 일반적으로 Dk 값이 3~4인 고급 FR4 소재를 사용합니다. 이러한 소재는 분산도 낮은 편이며, 낮은 Dk 값과 결합될 때 고대역폭 채널의 신호 무결성에 유리합니다. 그러나 낮은 Dk 유전체가 항상 전원 무결성에 최선의 선택인 것은 아닙니다.
낮은 Dk 소재가 전원 무결성에 “나쁘다”는 뜻은 아닙니다. 다만 전원-접지 플레인 쌍에서는 더 높은 Dk 값이 더 나은 선택일 수 있다는 의미입니다. 그 이유는 Dk가 높은 유전체가 동일한 두께에서 더 큰 플레인 커패시턴스를 제공하기 때문입니다. 그래서 어떤 경우에는 스택업에 ECM(embedded capacitance material)이라는 특수 소재를 사용하기도 합니다. 이러한 소재는 대체로 세 가지 중요한 특성을 가집니다:
더 높은 Df 값은 고주파에서 과도 응답을 감쇠시키는 데 도움이 되며, 높은 Dk 값과 얇은 레이어 두께는 GHz 범위까지 매우 높은 플레인 커패시턴스를 제공하는 데 기여합니다. 이보다 더 높은 주파수에서는 프로세서 패키지 내부의 PDN 임피던스가 지배적으로 작용하여, 다이의 범프에서 관찰되는 전원 무결성을 결정하게 됩니다.
PCB 스택업에서 더 얇은 ECM을 사용할 때 PDN 임피던스가 감소하는 것을 보여주는 데이터입니다. 약 1 GHz 부근의 공진 거동이 더 얇은 ECM 소재를 사용함으로써 크게 감소한 것을 매우 분명히 확인할 수 있습니다. [출처: DuPont]
디커플링/바이패스 커패시터 선택과 관련해 가장 흔히 볼 수 있는 지침은, 서로 10배씩 차이 나는 세 가지 커패시터 값, 즉 10 µF, 1 µF, 100 nF를 사용하라는 것입니다. 이는 ASIC에는 괜찮을 수 있지만, 공진 피크 없이 낮은 PDN 임피던스를 요구하는 대형 디지털 프로세서에는 금방 한계가 드러날 수 있습니다. 그 이유는 공진이 목표 임피던스 값을 쉽게 초과할 수 있고, 그 결과 해당 주파수에서 강한 과도 현상이 발생하여 전력 공급을 방해할 수 있기 때문입니다.
아래 이미지는 Eric Bogatin, Steve Sandler, Larry Smith가 쓴 대표적인 Signal Integrity Journal 기사에서 가져온 것으로, 왜 이러한 방식이 고대역폭에서 전력을 필요로 하는 대형 디지털 프로세서에 최적의 커패시터 선택이 아닐 수 있는지를 보여줍니다.

여러 MLCC 값을 사용할 때의 PDN 임피던스. [출처: Signal Integrity Journal]
커패시터를 더 많이 추가하면 PDN 임피던스 곡선을 낮출 수는 있지만, PDN 임피던스 피크를 목표 임피던스 이하로 낮추기 위해서는 매우 많은 수의 커패시터가 필요할 수 있습니다. 더 나은 방법은 기존의 고전적인 설계 지침에서 제시하는 세 가지 값에만 머무르지 않고, 더 다양한 커패시터 값을 분산 배치하는 것입니다. 이렇게 하면 PDN 임피던스 피크를 완화할 수 있어, 임피던스 곡선을 목표값 이하로 유지하는 데 필요한 전체 커패시터 수를 줄일 수 있습니다.
쿼드 패키지의 소형 프로세서나 ASIC에서는 이 말이 실제로 맞습니다. 특히 전원/접지 플레인 쌍 없이 전력을 공급하는 경우에는 더욱 그렇습니다. 하지만 내부 패키지 영역의 핀까지 전원이 도달하기 위해 전원-접지 플레인 쌍이 필요한 BGA 패키지의 대형 디지털 프로세서에서는, 모든 커패시터를 전원 및 접지 핀 가까이에 배치하는 것이 불가능합니다.
BGA를 사용하는 설계에서 전원-접지 플레인 쌍을 사용하면, 플레인을 통과하는 경로 인덕턴스는 트레이스와 비아로 라우팅된 어떤 연결의 인덕턴스보다 훨씬 낮습니다. 전원/접지 플레인 쌍은 일반적으로 0.1~0.5 nH 범위의 분산형 저인덕턴스 구조처럼 동작하는 반면, 짧은 트레이스와 비아 조합은 1~2 nH를 유발하고, 여러 비아를 포함한 더 긴 트레이스 경로는 5~10 nH 이상에 이를 수 있습니다.
아래 표는 플레인 기반 라우팅이 왜 배치 제약을 바꾸는지를 설명하기 위해, 다양한 연결 유형에 대한 인덕턴스 값의 예를 보여줍니다.
연결 유형 | 경로 인덕턴스 범위 |
|---|---|
전원/접지 플레인 쌍 | 0.5~1.0 nH |
단일 비아가 있는 짧은 트레이스 | 1~2 nH(비아 및 ESL 지배적) |
여러 비아가 있는 긴 트레이스 | 인치당 5~10 nH |
플레인 쌍은 디커플링 커패시터와 프로세서 핀 사이의 수평 거리와 관계없이 인터커넥트 인덕턴스를 낮게 유지하므로, BGA 필드에서 수 밀리미터 떨어진 곳에 배치된 커패시터도 과도 이벤트 동안 효과적으로 전하를 공급할 수 있습니다. 여기서 지배적인 제약 조건은 절대적인 거리 자체가 아니라 전류 경로의 인덕턴스이며, 플레인 기반 전력 공급은 그 인덕턴스를 트레이스 라우팅 연결보다 훨씬 낮게 유지할 수 있습니다.
신뢰할 수 있는 전력 전자 제품이든 고급 디지털 시스템이든, Altium의 완전한 PCB 설계 기능 세트와 세계적 수준의 CAD 도구를 활용해 보세요. Altium은 업계 최고의 PCB 설계 도구와 고급 설계 팀을 위한 분야 간 협업 기능을 갖춘, 세계 최고 수준의 전자 제품 개발 플랫폼을 제공합니다. 지금 바로 Altium 전문가에게 문의하세요!