파워 앰프용 바이어스 티 설계 방법

RF 바이어스 티는 인터커넥트를 따라 DC와 AC 전력을 분리하는 데 사용됩니다. 이는 반응성 요소를 사용하여 다른 방향으로 전력 흐름을 제공하는 2입력, 1출력 장치입니다. RF 전력 증폭기 레이아웃을 다룬 이전 프로젝트에서, 디자인에는 DC 전력을 증폭기에 제공하는 동시에 RF 전력이 출력 SMA 커넥터 쪽으로 전파되도록 하는 바이어스 티가 있습니다.

이 글에서는 이 회로를 설계하는 방법과 부하 구성 요소로의 고전력 전파를 보장하기 위한 중요한 매개변수가 무엇인지 개요를 설명할 것입니다. 이러한 장치는 장거리 방송을 위한 고전력 모듈로 제공되지만, 저전력 RF 시스템을 위해 PCB 상에 작은 회로로 제작될 수도 있습니다.

바이어스 티란 무엇인가요?

바이어스 티는 인덕터와 커패시터를 사용하여 AC 및 DC 전력의 흐름을 제어하는 간단한 회로입니다. 가장 단순한 형태의 바이어스 티는 2입력 장치입니다; 인덕터는 한 입력 포트에서 DC 전력을 통과시키는 데 사용되고, 커패시터는 AC 전력을 출력으로 통과시키는 데 사용됩니다. 이전 예에서 우리가 사용한 RF 전력 증폭기의 경우, 바이어스 티는 증폭기에 전력을 공급하는 동시에 동일한 핀에서 RF 출력 전력을 통과시키는 데 사용되었습니다. 이전에 사용된 회로는 아래에 나와 있습니다.

개념은 간단합니다; 인덕터의 유도 임피던스는 AC 신호를 차단하고, 커패시터는 이 시스템에서 부하로 DC 신호가 통과하는 것을 차단합니다. DC 신호는 단순히 증폭기를 구동할 VDD 핀에 제공되는 전력이며, 증폭기의 내부 회로는 필요한 방식으로 입력 전력을 라우팅할 것입니다.

간단한 바이어스 티에서의 임피던스 비율

바이어스 티는 특정 임피던스 비율을 맞추려고 설계됩니다. 바이어스 티에서의 임피던스 비율은 DC 경로를 따라 있는 임피던스와 출력 경로를 따라 신호가 이동할 때 보이는 임피던스 사이의 비율을 말합니다. 이 임피던스 비율은 다음과 같은 설계 목표 하에 바이어스 티 설계에 포함되어야 합니다:

DC 포트로 보는 임피던스는 RF 출력으로 보는 임피던스보다 훨씬 커야 합니다
바이어스 티를 통한 등가 임피던스 강하( RFOUT에서 커패시터의 출력 측까지 측정)는 전송선 LO_OUT과 일치해야 합니다

따라서, 우리는 임피던스 비율을 계산하기 위해 사용할 수 있는 두 가지 중요한 정의를 가지고 있습니다:

위의 두 방정식에서 값은 회로의 작동 주파수에서 인덕터(L)와 커패시터(C)의 리액턴스입니다. 임피던스 비율의 전형적인 값은 n = 1에서 n = 1000까지 어디든지 가능합니다. 바이어스 티의 임피던스 Z(tee)는 전송선 임피던스에 일치시킬 것이며, 보통 PCB에서는 50 옴입니다. 우리는 두 개의 방정식과 두 개의 미지수를 가지고 있으므로, 이 리액턴스를 쉽게 풀 수 있습니다.

위의 값들은 임피던스 매칭에 수렴하기 위해 필요한 최소값입니다. 위의 방정식에서 용량성 및 유도성 리액턴스의 정의를 사용하면, 목표 운영 주파수와 용량 사이에 다음과 같은 관계가 있습니다:

이 관계는 목표 임피던스 비율을 유지하면서 인덕터 값 L을 일정하게 유지하고 C를 조정하여 바이어스 티의 패스밴드를 이동할 수 있음을 알려줍니다. 동일한 관계를 사용할 수 있지만, 방정식의 우변에 C 대신 L을 사용할 수도 있습니다.

예를 들어, 위의 값들을 가져와 용량을 N배 증가시킨다면, 최대 전력 전달을 기대할 수 있는 운영 주파수는 동일한 임피던스 비율을 유지하기 위해 √N배 감소해야 합니다. 이는 출력에서의 임피던스 매칭을 수정할 수 있지만, 반사 및 임피던스 불일치가 있을 수 있음에도 불구하고, 바이어스 티는 부하 전력을 증가시킬 수 있도록 패스밴드를 이동시킵니다.

LC 바이어스 티 계산기

다음의 계산기 애플리케이션을 사용하여 바이어스 티에서 사용할 L 및 C 값들을 결정할 수 있습니다. 이를 위해서는 설계자가 원하는 임피던스 비율과 목표 임피던스를 입력해야 합니다. 여기서 주어진 주파수는 바이어스 티의 패스밴드에서 최대값을 볼 것으로 예상되는 주파수입니다.

고차 필터링

DC 측에 더 복잡한 필터 섹션을 배치하면 어떻게 될까요? 필터 회로의 배치로 이것도 가능합니다. 위에 보여진 DC 단계는 입력 전원 포트와 RF 출력 넷의 분기점 사이에 더 복잡한 필터 단계를 가질 수 있습니다. 예를 들어, 입력 DC 포트와 분기점 사이에 고차 양방향 저역 통과 필터를 배치할 수 있습니다.

이것은 아래 회로처럼 보일 것입니다. 여기서 저는 전원 공급에서 오는 높은 주파수에서의 전류를 본질적으로 제한하는 필터 요소로 병렬 RL 회로를 배치했습니다. 인터넷을 둘러보면, DC 연결을 따라 저역 통과 필터로 사용된 RLC 회로의 다른 예를 볼 수 있습니다.

이 회로에서, 인덕터 + RF 필터 단계의 임피던스는 50 옴 선과 임피던스 비율 목표에 대해 특정 임피던스 비율을 맞추도록 크기가 조정됩니다. VDD 단자에서 나오는 커패시터를 보는 것도 흔한 일입니다. 필터 단계에 이런 접근 방식을 사용하고 싶은 이유는 무엇일까요? 세 가지 가능한 이유가 있습니다:

• 고차 필터이기 때문에, 고주파에서 더 가파른 롤오프가 있을 것입니다
• 이전 포인트를 기반으로, 필터 섹션은 DC 소스에서 노이즈를 필터링할 수 있습니다
• 티(Tee)는 더 넓은 통과대역에서 일관되게 높은 임피던스 비율을 가질 수 있습니다

위의 예에서, 고차 필터가 DC 입력 포트에 사용되고 있습니다. 이 경우의 주요 도전 과제는 차단 필터의 토폴로지가 주파수의 함수로 일부 통과대역 리플을 가질 수 있으며, 결과적으로 티(Tee) 임피던스도 일부 통과대역 리플을 가질 수 있다는 것입니다. 따라서 필터 섹션의 작동을 시뮬레이션하는 것이 중요하며, 이는 SPICE 시뮬레이션에서 수행할 수 있습니다.

예시: LC 바이어스 티(Tee)를 사용한 SPICE 시뮬레이션

이 섹션에서는 전력 증폭기 모듈 프로젝트를 위해 위의 회로도에서 보여진 보다 간단한 LC 바이어스 티(Tee)에 대한 일부 시뮬레이션 결과를 보여드리겠습니다. 원래 설계대로 위에 보여진 바이어스 티(Tee)는 광대역 작동으로 의도대로 작동하며, 임피던스 매칭은 거의 정확히 50 옴이 될 것입니다. 그러나, 바이어스 티(Tee)의 필터링 작용으로 인해 50 옴 부하에 대한 전력 전달에 최적화되어 있지 않습니다.

아래 회로도는 바이어스 티를 시뮬레이션하기 위해 사용될 초기 회로를 보여줍니다.

이 시뮬레이션에서는 티의 AC 시뮬레이션을 살펴볼 것이며, 출력 전압, RF 측으로의 전류, 그리고 RLOAD에 전달되는 전력에 관심이 있습니다. 또한 RF 입력을 가로질러 볼 때의 임피던스가 어떤지 알고 싶습니다. 이상적으로 이는 가능한 한 50 옴에 가까워야 합니다. 초기 AC 결과는 아래에 나와 있습니다.

이 초기 시뮬레이션은 꽤 좋은 결과를 드러냅니다. 이 바이어스 티의 패스밴드는 매우 넓고, 임피던스 매칭은 회로의 운영 주파수인 6.3 GHz까지 매우 정밀해 보입니다. 목표 임피던스에 도달한 것으로 보이지만, 원하는 주파수에서 부하에 최대 전력을 전달하지 못하는 것을 볼 수 있습니다. 이는 6.3 GHz가 패스밴드의 롤오프에 있기 때문입니다.

이제 이 회로의 임피던스 비율을 1:1로 설정한다고 가정해 봅시다. 이를 위해서는 1.2 nH 인덕터와 0.5 pF 커패시터가 필요할 것입니다. 이 업데이트된 시뮬레이션 구성으로 얻은 결과는 아래에 나와 있습니다.

여기서 우리는 통과대역이 더 높은 주파수로 이동했지만, RLOAD에 전달되는 전력이 반드시 더 많아지는 것은 아니라는 것을 볼 수 있습니다. 또한 임피던스가 목표에 수렴하는 것은 훨씬 높은 주파수(약 10 GHz)에서야 가능합니다. 그러므로 우리는 여전히 완벽한 설계에 도달하지 못했습니다.

마지막으로, L = 6 nH 및 C = 1 pF(약 6.45 GHz에서 3.14의 임피던스 비율과 동일)로 매개변수를 증가시키면 어떤 일이 발생하는지 살펴봅시다. 이 경우, 목표 임피던스에 훨씬 더 잘 맞추지만, 부하로 전달되는 전력은 다소 낮습니다. 통과대역이 훨씬 더 높아졌음에도 불구하고, 이 회로가 6.45 GHz에서 목표로 하는 임피던스는 약 77.4 옴이며, 이는 이 회로에서 전력 전달이 낮은 이유를 설명할 수 있습니다.

L과 C 사이의 최적의 균형을 결정하기 위해 매개변수 스윕을 사용할 수 있습니다. 우리가 수행할 수 있는 다른 시뮬레이션은 과도 분석 시뮬레이션이 있습니다. 이것은 회로가 처음으로 운영 전력에 도달할 때 티에 무슨 일이 일어나는지 알려줄 것입니다. 직접 해보세요. 이것은 매우 간단하며, 회로의 DC 측면에서 고차 필터링을 사용할 때 발생할 수 있는 잠재적인 문제점을 보여줄 것입니다.

이 그림에 문제가 있을까요? 결과적으로, 문제가 있습니다! 특히, 이 시뮬레이션에서 고려되지 않은 두 가지 포인트가 있습니다:

1. 이 시스템이 작동할 GHz 주파수에서, 커패시터와 인덕터는 일부 기생성분(커패시터의 ESR/ESL 및 인덕터의 EPC)을 가질 수 있습니다.
2. 바이어스 티는 파동 전파를 지원하므로, 구성 요소 간의 연결은 실제로 전송선입니다.

2번 포인트와 증폭기의 출력이 내부적으로 50 옴으로 종단될 수 있다는 생각을 바탕으로, 때때로 바이어스 티의 임피던스는 매우 낮게 설정됩니다. 이는 티가 전력 증폭기의 출력 핀에 매우 가깝게 배치되는 한 괜찮을 수 있습니다. 그러나, 상호 연결 전체에서 임피던스 매칭을 사용하여 부하로의 전력 전달을 최대화하려고 시도하는 것이 훨씬 더 바람직합니다.

SPICE 시뮬레이션은 구성 요소 간 및 바이어스 티(bias tee)에서 나오는 전송선 상의 전파를 시뮬레이션하는 데 매우 효과적이지 않습니다. 따라서 위에 표시된 SPICE 시뮬레이션은 우리 예제의 전력 증폭기 모듈에서 부하로 보는 입력 임피던스를 나타내기 위해 50 옴 부하를 사용합니다. 바이어스 티의 출력에 가까운 곳에 부하가 배치된 상황이라면, 여기에 표시된 SPICE 시뮬레이션 예제에서 이상화되고 있는 회로 접근 방식을 확실히 취할 수 있습니다.

바이어스 티에 대한 구성 요소를 선택하면, 회로 기판을 설계하기 위해 Altium Designer®에 포함된 PCB 설계 도구 전체 세트를 사용해야 합니다. Altium Designer는 스키마틱 편집기 내에 사용하기 쉬운 SPICE 시뮬레이터도 포함된 업계 선도적인 CAD 플랫폼입니다. 설계를 마치고 제조업체에 파일을 릴리스하려는 경우, Altium 365™ 플랫폼을 통해 프로젝트를 협업하고 공유하기 쉽습니다.

Altium Designer와 Altium 365로 가능한 것의 표면만 긁어냈습니다. 오늘 Altium Designer + Altium 365의 무료 체험을 시작하세요.