W wielu poprzednich artykułach poruszyłem wyzwania, z jakimi spotykamy się podczas projektowania płyt o 16 warstwach i więcej. Są to rodzaje skomplikowanych PCB znajdowanych w zaawansowanych serwerach, przełącznikach i produktach gigantów chmury, które wspierają ciągle rosnące potrzeby Internetu.
Jednak wiele produktów nie wymaga tego typu skomplikowanych płyt z dużą liczbą warstw. Przykładem są dziesiątki milionów czterowarstwowych płyt głównych PCB produkowanych każdego roku dla komputerów PC i innych stosunkowo tanich produktów, takich jak produkty Xbox™ firmy Microsoft. Na pierwszy rzut oka może się wydawać, że zaprojektowanie 4-warstwowej PCB to łatwe zadanie, ale tak jak każda inna płyta, wymaga odpowiedniego układu i stosu warstw. Ponadto, istnieją szczególne wyzwania, jeśli chodzi o projektowanie stosu warstw czterowarstwowej PCB z lub bez pojemności płaszczyzn. Ponieważ wysoka pojemność płaszczyzn nie jest dostępna na czterowarstwowej PCB bez sąsiadujących płaszczyzn zasilania i masy, należy wykorzystać inne podejścia. Ten artykuł opisuje, jak najlepiej zaprojektować stos warstw czterowarstwowej PCB oraz jak radzić sobie z brakiem pojemności płaszczyzn.
Zanim pojawiły się płytki PCB o czterech warstwach, były dwuwarstwowe płyty logiki, jak pokazano na Rysunku 1. Te płytki doskonale spełniały potrzeby elektroniczne i były szeroko stosowane, zanim pojawiła się potrzeba szybkich połączeń o niskiej indukcyjności, które można było osiągnąć za pomocą płaszczyzn.
Płytki PCB o czterech warstwach są od 40 lat podstawą komputerów i gier. Od pierwszego dnia płyty główne PC były czterowarstwowe. A potrzeba stosowania płytek czterowarstwowych będzie tylko rosła w miarę rozwijania się produktów skierowanych na rynek konsumencki.
Aspekty techniczne, które napędzają projektowanie płytek PCB o czterech warstwach, to:
Dwie dobre płaszczyzny rozprowadzające energię, które są ciągłe (zazwyczaj poniżej warstw powierzchniowych).
Warstwy ścieżek blisko tych płaszczyzn, tak aby można było kontrolować przeplot i impedancję.
Kluczowe czynniki ekonomiczne i biznesowe w tworzeniu płytki PCB o czterech warstwach to produkcja jej w ogromnych ilościach (rzędy milionów) przy jak najniższych kosztach. Te wielkie ilości są konieczne, ponieważ na stworzenie narzędzi niezbędnych do budowy płyt muszą być wydane ogromne sumy pieniędzy. Kluczowe korzyści płyt czterowarstwowych obejmują:
Płyty czterowarstwowe doskonale nadają się do technik masowej laminacji, które wykorzystują panele o wymiarach 36” x 48”.
Obrazowanie dla warstw wewnętrznych, które są po prostu płaszczyznami, wykonuje się za pomocą płyt ekspozycyjnych ze szkła, a nie filmu. Dzięki temu narzędzia są bardziej trwałe i stabilniejsze mechanicznie.
Po wydrukowaniu i wytrawieniu warstw wewnętrznych, prepreg i folia są umieszczane na zewnątrz laminatu.
Dookoła każdej płytki na panelu 36” x 48” znajdują się małe znaczniki. Miedź na górze płyt jest usuwana tak, aby znaczniki były widoczne, a wiertło mogło być wyrównane z wzorem znajdującym się wewnątrz płyt. W rezultacie nie trzeba martwić się o błędy biegu na bardzo dużych panelach.
Z perspektywy projektowej, układ czterowarstwowej PCB przedstawiony na Rysunku 2 jest dość prosty. Elementy, o których należy pamiętać, to:
Dwie zewnętrzne warstwy to warstwy sygnałowe.
Dwie środkowe warstwy to Vdd i masa.
Odległość między każdą warstwą sygnałową a płaszczyzną znajdującą się poniżej jest ustawiona na 4 lub 5 mils, aby kontrolować impedancję i przeploty.
Ta odległość zmusza obie warstwy płaszczyzn do bycia bardzo daleko od siebie - 40 mils lub więcej.
Pojemność płaszczyzny przy odstępie 40 mils jest znikoma w porównaniu z tym, co byłoby, gdyby płaszczyzny były przyległe (czynnik 10 niższy).
Potrzebna wysokiej jakości pojemność znajduje się na chipie i w opakowaniu (więcej na ten temat później).
Inne czynniki dotyczące płyt czterowarstwowych, które należy mieć na uwadze, to:
Grubość ponad 40 mils jest więcej niż wystarczająca, aby płyta była sztywna.
Przy płycie czterowarstwowej, zasady trasowania dla sygnałów wysokiej prędkości są bardziej rygorystyczne, ponieważ nie można zmieniać warstw bez ryzyka stworzenia nieciągłości impedancji.
Musi istnieć współpraca między osobami, które rozmieszczają piny w układzie scalonym, osobami, które rozmieszczają piny w opakowaniu, i osobami, które projektują płytę. To musi być negocjowane między tymi trzema grupami.
Wszystkie sygnały wysokiej prędkości muszą zaczynać się i kończyć na tej samej warstwie. Rysunek 3 przedstawia zdjęcie sekcji płytki czterowarstwowej, na której wszystkie sygnały biegną w górnej warstwie powierzchniowej.
Przewierty w czterowarstwowej płytce PCB to proste przewierty przelotowe. Te przewierty są zatyczane, aby żadne zanieczyszczenia nie mogły przeniknąć z jednej strony płytki na drugą. Tego rodzaju zanieczyszczenie może powodować przeciek między pinami pod BGA, którego nie można wyczyścić, co skutkuje koniecznością wyrzucenia całego montażu.
Przewierty ślepe na płytce czterowarstwowej są niepotrzebne, ponieważ służyłyby tylko do połączenia przewiertów z pierwszą płaszczyzną zasilającą.
Jak widać na rysunku 4, i jak wspomniano powyżej, pojemność między płaszczyznami na płycie głównej PC z odstępem 40 mil jest znikoma (około 5 pF na cal kwadratowy pojemności płaszczyzny). Jednak źródło wysokiej jakości pojemności (o niskiej indukcyjności) jest wymagane, aby dostarczyć prąd do ładowania linii danych i adresowych.
Ta pojemność jest zapewniana przez zintegrowanie dużej ilości pojemności bezpośrednio na krzemie układu scalonego lub w obudowie komponentu. Ta sama pojemność o niskiej indukcyjności stanowi ścieżkę, którą prądy zwrotne znajdują drogę z jednej warstwy na inną, gdy sygnał zmienia warstwy. Gdy tego brakuje, sygnały muszą być prowadzone z punktu do punktu, pozostając na tej samej warstwie sygnałowej.
Przykłady pojemności na krzemie komponentów i modułów pamięci obejmują:
Układ DDR2 ma wbudowane ponad 100 pF na pin I/O, aby dostarczać ładunek do linii, które są sterowane.
Układ scalony Power PC ma wbudowane ponad 200 pF na pin I/O, aby dostarczać ładunek podczas sterowania liniami jednostronnymi.
Układ scalony Power PC ma wbudowane około 50 nF, aby dostarczać ładunek do rdzenia, gdy zmienia się z trybu uśpienia na aktywny.
Specjalnie zaprojektowany procesor IC dla kolejnej generacji superkomputera Blue Gene, który ma 512-bitową magistralę pamięci, ma 190 nF pojemności na krzemie, aby wspierać przejściowe zmiany.
Co z czterowarstwowymi PCB z szerokimi magistralami?
Początkowo, konieczność uwzględnienia pojemności płaszczyzn była niezbędna do obsługi dużych, jednostronnych przejść przełączających, takich jak te występujące w podsystemach pamięci. Jednakże, w obecnych czasach, przy szerokich magistralach, należy mieć na uwadze następujące czynniki.
Jedyną „ścieżką powrotną” dla sygnałów zmieniających warstwy są dyskretne kondensatory, które funkcjonują słabo przy częstotliwościach występujących w szybkich magistralach danych.
W rezultacie, sygnały muszą pozostać na tej samej warstwie sygnałowej na całej długości ścieżki.
Układy scalone, które nie posiadają na chipie pojemności wspierającej szybkie krawędzie przełączania, będą działać słabo na płytach PCB czterowarstwowych, co skutkuje systemami o „niestabilnej” pracy i wysokim EMI.
W wyniku powyższego, wymagana jest kombinacja pojemności na chipie i na pakiecie, a także mają zastosowanie następujące zasady:
Przy geometrii układów scalonych 130 nanometrów i mniejszych, prąd wewnątrz układu scalonego lub rdzenia może często osiągać dziesiątki amperów w tak krótkim czasie jak 15 ps.
Przejścia prądowe tej wielkości i szybkości nie mogą być wspierane przez pojemność na PCB ze względu na indukcyjność kul pakietowych i przelotek.
Łączenie ultraniskich kondensatorów indukcyjnych zamontowanych na dobrze zaprojektowanym układzie BGA z kondensacją na chipie rozwiązuje ten problem.
Podsumowanie:
Czterowarstwowe PCB są podstawą przemysłu komputerowego i konsol do gier. Skuteczne projektowanie układu warstw, rozmieszczenia i trasowania PCB o czterech warstwach opiera się na ważnych zasadach projektowania, a istnieją sposoby na zapewnienie kondensacji, gdy wewnętrzne warstwy płyt nie zapewniają wystarczającej kondensacji międzywarstwowej. Ta kondensacja jest zapewniana na chipie w układach scalonych lub poprzez kombinację konfiguracji na chipie i na opakowaniu.
Kella Knack jest wiceprezesem ds. marketingu w Speeding Edge, firmie zajmującej się szkoleniami, konsultacjami i publikacjami dotyczącymi tematów związanych z projektowaniem o dużej prędkości, takich jak analiza integralności sygnału, projektowanie PCB i kontrola EMI. Wcześniej pracowała jako konsultantka ds. marketingu dla szerokiego spektrum firm z branży zaawansowanych technologii, od start-upów po wielomiliardowe korporacje. Pracowała również jako redaktor różnych elektronicznych publikacji branżowych dotyczących płytek drukowanych PCB, networkingu i EDA.