Entwurf eines Vier-Lagen-PCB-Stackups ohne Ebenenkapazität

In einer Reihe von vorherigen Artikeln habe ich die Herausforderungen angesprochen, die beim Entwerfen von Platinen mit 16 und mehr Lagen auftreten. Es handelt sich dabei um die Arten von komplexen PCBs, die in High-End-Servern, Switches und den Produkten der Cloud-Titanen zu finden sind, welche die stetig wachsenden Internetbedürfnisse unterstützen.

Jedoch benötigen viele Produkte nicht diese Arten von komplexen Platinen mit hoher Lagendichte. Ein Beispiel sind die zig Millionen von vierlagigen PCB-Motherboards, die jedes Jahr für PCs und andere vergleichsweise kostengünstige Produkte hergestellt werden, wie zum Beispiel Microsofts Xbox™-Produkte. Auf den ersten Blick könnte es scheinen, dass das Entwerfen einer 4-Lagen-PCB eine einfache Aufgabe sein sollte, aber genau wie jede andere Platine erfordert es die richtige Art von Layout und Stapelung. Darüber hinaus gibt es besondere Herausforderungen beim Entwerfen eines vierlagigen PCB-Stackups mit oder ohne Plattenkapazität. Da eine hohe Plattenkapazität auf einer vierlagigen PCB ohne benachbarte Strom- und Masseebenen nicht verfügbar ist, müssen andere Ansätze genutzt werden. Dieser Artikel beschreibt, wie ein vierlagiges PCB-Stackup am besten entworfen wird und wie der Mangel an Plattenkapazität gehandhabt wird.

Das ABC eines vierlagigen PCB-Stackups

Zweilagige Platinen

Bevor es Vier-Lagen-Leiterplatten gab, gab es zweilagige Logikplatinen, wie in Abbildung 1 gezeigt. Diese Platinen erfüllten die elektronischen Anforderungen recht gut und wurden weit verbreitet, bevor es notwendig wurde, die geringe Induktivität zu erreichen, die mit Ebenen erzielt werden konnte.

Vier-Lagen-Leiterplatten

Vier-Lagen-Leiterplatten sind seit 40 Jahren das Arbeitspferd von Computern und Spielen. Vom ersten Tag an waren PC-Motherboards vierlagig. Und der Bedarf an Vier-Lagen-Platinen wird nur weiter steigen, da mehr auf den Verbraucher ausgerichtete Produkte entwickelt werden.

Die technischen Aspekte, die ein Vier-Lagen-Leiterplattendesign antreiben, sind:

• Zwei gute Ebenen, die Strom verteilen und durchgehend sind (normalerweise unter den Oberflächenschichten).
• Leiterbahnebenen, die diesen Ebenen nahe sind, sodass Übersprechen und Impedanz kontrolliert werden können.

Die Schlüsselwirtschafts- und Geschäftsfaktoren bei der Erstellung einer Vier-Lagen-Leiterplatte bestehen darin, sie in riesigen Mengen (Faktoren von Millionen) zum niedrigstmöglichen Preis herzustellen. Diese Volumina sind notwendig, weil enorme Geldbeträge für die Erstellung der Werkzeuge ausgegeben werden müssen, die zum Bau der Platinen notwendig sind. Die Schlüsselvorteile von Vier-Lagen-Platinen umfassen:

• Vierlagige Platinen eignen sich hervorragend für Massenlaminierungsverfahren, die 36” x 48” Paneele verwenden.
• Die Belichtung für die inneren Schichten, die nur Ebenen sind, erfolgt mit Glasbelichtungsplatten anstelle von Film. Dies macht die Werkzeuge haltbarer und mechanisch stabiler.
• Nachdem die inneren Schichten gedruckt und geätzt wurden, werden Prepreg und Folie außerhalb des Laminats platziert.
• Um den Außenrand jeder Platine auf dem 36” x 48” Panel befinden sich kleine Fiducials. Das Kupfer auf der Oberseite der Platinen wird abgeschält, sodass die Fiducials sichtbar sind und die Bohrung an das Muster im Inneren der Platinen ausgerichtet werden kann. Dadurch muss man sich keine Sorgen über Auslauf-Fehler über die sehr großen Paneele machen.

Die Designperspektive

Aus der Designperspektive ist der Aufbau einer vierlagigen PCB, wie in Abbildung 2 dargestellt, ziemlich unkompliziert. Zu beachtende Elemente umfassen:

• Die zwei äußeren Schichten sind Signallagen.
• Die zwei mittleren Schichten sind Vdd und Masse.
• Der Abstand zwischen jeder Signallage und der darunterliegenden Ebene wird auf 4 oder 5 Mil eingestellt, um die Impedanz und das Übersprechen zu kontrollieren.
  • Dieser Abstand zwingt die beiden Ebenen, sehr weit auseinander zu sein – 40 Mil oder mehr.
  • Die Kapazität der Ebene bei einem Abstand von 40 Mil ist im Vergleich dazu, was sie wäre, wenn die Ebenen benachbart wären (Faktor 10 niedriger), verschwindend gering.
    • Die benötigte hochwertige Kapazität befindet sich auf dem Die und auf dem Paket (mehr dazu später).

Weitere Faktoren, die man bei Vier-Lagen-Platinen im Auge behalten sollte, umfassen:

• Eine Dicke von mehr als 40 Mil ist mehr als ausreichend, um eine Platine steif zu machen.
• Bei einer Vier-Lagen-Platine sind die Routing-Regeln für Hochgeschwindigkeitssignale strenger, da man nicht ohne Risiko, eine Impedanzdiskontinuität zu erzeugen, die Lagen wechseln kann.
  • Es muss eine Teamarbeit zwischen den Personen, die den IC anordnen, den Personen, die das Paket anordnen, und den Personen, die die Platine entwerfen, geben. Dies muss zwischen diesen drei Gruppen ausgehandelt werden.
  • Alle Hochgeschwindigkeitssignale müssen auf derselben Schicht beginnen und enden. Abbildung 3 zeigt ein Foto eines Abschnitts einer vierlagigen Platine, auf der alle Signale in der obersten Oberflächenschicht verlaufen.

• Die Durchkontaktierungen auf einer vierlagigen PCB sind gerade Durchgangsbohrungen. Diese Durchkontaktierungen werden verschlossen, sodass keine Verunreinigungen von einer Seite der Platine zur anderen gelangen können. Diese Art der Kontamination kann zu Pin-zu-Pin-Leckagen unter einem BGA führen, die nicht gereinigt werden können und dazu führen, dass die gesamte Baugruppe weggeworfen wird.
  • Blindvias auf einer vierlagigen Platine sind unnötig, da sie nur die Verbindung von den Vias zur ersten Stromversorgungsebene herstellen würden.
  • Blindvias erhöhen die Kosten der Platine.

Was ist mit dem Mangel an Ebenenkapazität?

Wie in Abbildung 4 zu sehen ist und wie oben erwähnt, ist die Zwischenebenenkapazität auf einem PC-Motherboard mit einem Abstand von 40 mil verschwindend gering (etwa 5 pF pro Quadratzoll Ebenenkapazität). Aber eine Quelle hochwertiger (niedriger Induktivität) Kapazität ist erforderlich, um Strom zu liefern, um die Daten- und Adressleitungen aufzuladen.

Diese Kapazität wird bereitgestellt, indem große Mengen an Kapazität entweder direkt auf dem IC-Die oder im Komponentenpaket integriert werden. Diese gleiche Kapazität mit niedriger Induktivität ist der Weg, über den Rückströme ihren Weg von einer Ebene zur anderen finden, wenn ein Signal die Schichten wechselt. Fehlt dies, müssen Signale von Punkt zu Punkt geroutet werden, während sie auf der gleichen Signalebene bleiben.

Beispiele für die auf-dem-Die-Kapazität von Komponenten und Speichermodulen umfassen:

• Ein DDR2-Die hat mehr als 100 pF pro I/O-Pin eingebaut, um die Leitungen mit Ladung zu versorgen, die angetrieben werden.
• Ein Power-PC-IC hat mehr als 200 pF pro I/O-Pin eingebaut, um Ladung beim Ansteuern von einseitigen Leitungen zu liefern.
• Ein Power-PC-IC hat in der Größenordnung von 50 nF eingebaut, um die Ladung für den Kern zu liefern, wenn er vom Schlafmodus in den voll aktivierten Modus wechselt.
• Der für den nächsten Generation Blue Gene-Supercomputer entworfene benutzerdefinierte IC-Prozessor, der einen 512 Bit breiten Speicherbus hat, verfügt über 190 nF an auf-dem-Die-Kapazität, um die Transienten zu unterstützen.

Was ist mit vierlagigen PCBs mit breiten Bussen?

Ursprünglich war die Notwendigkeit für die Planarkapazität gegeben, um große, einseitige Schalttransienten zu unterstützen, wie sie in Speichersubsystemen vorkommen. Heutzutage müssen jedoch bei breiten Bussen die folgenden Faktoren berücksichtigt werden.

• Wie oben erwähnt, weist eine vierlagige Platine mit Signal/Masse/Strom/Signal-Stackup eine sehr geringe Planarkapazität auf.
• Der einzige „Rückweg“ für Signale, die die Schichten wechseln, sind die diskreten Kondensatoren, die bei den Frequenzen, die in schnellen Datenbussen vorkommen, schlecht funktionieren.
  • Als Ergebnis müssen Signale für die gesamte Weglänge auf derselben Signalebene bleiben.
• ICs, die keine On-Die-Kapazität haben, um schnelle Schaltkanten zu unterstützen, werden auf vierlagigen PCBs schlecht funktionieren, was zu Systemen führt, die „flackernde“ Betriebszustände und hohe EMI aufweisen.
• Als Ergebnis des Vorhergehenden ist eine Kombination aus On-Die- und On-Package-Kapazität erforderlich, und es gilt Folgendes:
• Bei 130 Nanometer und kleineren IC-Geometrien kann der Strom innerhalb des ICs oder Kerns oft Zehner von Amperes in so kurzer Zeit wie 15 ps erreichen.
  • Stromtransienten dieser Größenordnung und Geschwindigkeit können aufgrund der Induktivität der Package-Balls und Vias nicht durch Kapazität auf der PCB unterstützt werden.
• Die Kombination von ultraniedrig induktiven Kondensatoren, die auf einem gut entworfenen BGA-Paket montiert sind, mit On-Die-Kapazität löst dieses Problem.

Zusammenfassung:

Vierlagige PCBs sind ein Grundpfeiler der Computer- und Spielkonsolenproduktindustrien. Der erfolgreiche Entwurf eines vierlagigen PCB-Stackups, Layouts und Routings basiert auf gültigen Entwurfsregeln, und es gibt Möglichkeiten, Kapazität zu bieten, wenn die internen Ebenen nicht ausreichend Zwischenlagendkapazität bereitstellen. Diese Kapazität wird On-Die auf den ICs oder durch eine Kombination von On-Die- und On-Package-Konfigurationen bereitgestellt.

Sprechen Sie noch heute mit einem Altium-Experten, um mehr zu erfahren oder entdecken Sie mehr über die Planung Ihres mehrlagigen PCB-Stackups in Altium Designer®.

Referenzen:

1. Ritchey, Lee W., und Zasio, John J., „Right The First Time, A Practical Handbook on High Speed PCB and System Design“, Band 2.
2. Ritchey, Lee W., Kursfolien, „2-Day Signal Integrity and High-Speed System Design“, Schulungsklasse.