평면 커패시턴스가 없는 4층 PCB 스택업 설계

이전 기사들에서 저는 16층 이상의 보드를 설계할 때 마주치는 도전들에 대해 다루었습니다. 이러한 복잡한 PCB는 고급 서버, 스위치, 그리고 끊임없이 증가하는 인터넷 요구를 지원하는 클라우드 타이탄 제품에서 찾아볼 수 있습니다.

그러나, 많은 제품들이 이러한 고층수의 복잡한 보드를 요구하지 않습니다. 예를 들어, PC와 마이크로소프트의 Xbox™ 제품과 같은 비교적 저렴한 제품들을 위해 매년 수천만 개의 4층 PCB 메인보드가 제조됩니다. 첫눈에 4층 PCB 설계는 쉬운 작업처럼 보일 수 있지만, 다른 보드와 마찬가지로 올바른 종류의 레이아웃과 스택업이 필요합니다. 또한, 평면 커패시턴스의 유무에 따라 4층 PCB 스택업을 설계할 때 특별한 도전이 있습니다. 인접한 전원 및 접지 평면이 없는 4층 PCB에서는 높은 평면 커패시턴스를 사용할 수 없기 때문에, 다른 접근 방식을 사용해야 합니다. 이 기사에서는 4층 PCB 스택업을 최적으로 설계하는 방법과 평면 커패시턴스의 부재를 어떻게 처리하는지에 대해 설명합니다.

4층 PCB 스택업의 ABC

2층 보드

네 개의 층을 가진 PCB가 등장하기 전에는, 그림 1에서 보여지듯이 두 개의 층을 가진 로직 보드가 있었습니다. 이 보드들은 전자 기기의 요구를 상당히 잘 충족시켰으며, 평면을 통해 달성된 낮은 인덕턴스 연결이 필요할 정도로 빠르기 전까지 널리 사용되었습니다.

4층 PCB

4층 PCB는 40년 동안 컴퓨터와 게임의 주력 제품이었습니다. 첫날부터 PC 메인보드는 4층이었습니다. 그리고 소비자 지향적인 제품이 더 많이 개발됨에 따라 4층 보드의 필요성은 계속해서 확장될 것입니다.

4층 PCB 디자인을 추진하는 기술적 측면은 다음과 같습니다:

• 전력을 분배하는 두 개의 좋은 평면(보통 표면 층 아래에 있음).
• 그 평면에 가까운 트레이스 층으로, 이를 통해 크로스토크와 임피던스를 제어할 수 있습니다.

4층 PCB를 만드는 데 있어 경제적이고 비즈니스적인 핵심 요소는 가능한 가장 낮은 비용으로 엄청난 수량(수백만 단위)을 제조하는 것입니다. 이러한 대량 생산은 보드를 구축하는 데 필요한 도구를 만드는 데 엄청난 금액의 돈이 소요되기 때문에 필요합니다. 4층 보드의 주요 이점은 다음과 같습니다:

• 네 개의 층을 가진 보드는 36” x 48” 패널을 사용하는 대량 라미네이션 기술에 적합합니다.
• 내부 층의 이미징은 단지 평면이기 때문에 필름 대신 유리 노광판을 사용합니다. 이는 도구를 더 내구성 있고 기계적으로 안정적으로 만듭니다.
• 내부 층이 인쇄되고 식각된 후, 프리프레그와 호일이 라미네이트의 바깥쪽에 배치됩니다.
• 36” x 48” 패널의 각 보드 바깥쪽 주변에는 작은 피델리티 마크가 있습니다. 보드 상단의 구리는 피델리티 마크가 보이도록 벗겨지며, 드릴이 보드 내부의 패턴에 맞춰 정렬될 수 있습니다. 결과적으로, 매우 큰 패널을 걸쳐 실행 오류에 대해 걱정할 필요가 없습니다.

디자인 관점

디자인 관점에서, 그림 2에 표시된 네 층 PCB 스택업은 꽤 단순합니다. 염두에 두어야 할 요소들은 다음과 같습니다:

• 두 개의 바깥층은 신호 층입니다.
• 가운데 두 층은 Vdd와 접지입니다.
• 각 신호 층과 그 아래의 평면 사이의 거리는 임피던스와 크로스토크를 제어하기 위해 4 또는 5 밀로 설정됩니다.
  • 이 거리는 두 평면 층이 매우 멀어지게 만들어—40 밀 이상입니다.
  • 40-밀 간격에서의 평면 커패시턴스는 평면이 인접해 있을 때와 비교해 극히 작습니다(10배 낮은 요인).
    • 필요한 고품질 커패시턴스는 다이(die)와 패키지 위에 있습니다(이에 대해서는 나중에 더 자세히 설명합니다).

4층 보드에 대해 염두에 두어야 할 다른 요소들은 다음과 같습니다:

• 40+ 밀 두께는 보드를 충분히 강하게 만들기에 충분합니다.
• 4층 보드의 경우, 고속 신호의 라우팅 규칙이 더 엄격합니다. 임피던스 불연속을 만들 위험 없이 층을 변경할 수 없기 때문입니다.
  • IC를 핀 아웃하는 사람들, 패키지를 핀 아웃하는 사람들, 그리고 보드를 설계하는 사람들 사이에 팀워크가 있어야 합니다. 이것은 이 세 그룹 사이에서 협상되어야 합니다.
  • 모든 고속 신호는 동일한 레이어에서 시작하고 끝나야 합니다. 그림 3은 모든 신호가 상단 표면 레이어에서 실행되는 4층 보드 섹션의 사진입니다.

• 4층 PCB의 비아는 직통 구멍 비아입니다. 이러한 비아는 보드의 한쪽에서 다른 쪽으로 오염물질이 들어가지 않도록 막혀 있습니다. 이러한 유형의 오염은 BGA 아래에서 핀 대 핀 누설을 일으킬 수 있으며, 이는 청소할 수 없어 전체 조립품이 폐기되는 결과를 초래합니다.
  • 맹목 비아는 4층 보드에서 불필요합니다. 왜냐하면 그것들은 비아에서 첫 번째 전력 평면까지의 연결만을 만들기 때문입니다.
  • 맹목 비아는 보드의 비용을 증가시킵니다.

평면 커패시턴스의 부족에 대해서는 어떻게 할까요?

그림 4에서 볼 수 있듯이, 그리고 위에서 언급한 바와 같이, PC 마더보드의 40-mil 간격에서의 평면 간 커패시턴스는 미미합니다(평면 커패시턴스 당 약 5 pF 제곱 인치). 그러나 데이터 및 주소 라인을 충전하기 위한 전류를 제공하기 위해서는 고품질(낮은 인덕턴스) 커패시턴스가 필요합니다.

이 커패시턴스는 IC 다이 자체 또는 구성 요소 패키지에 대량의 커패시턴스를 통합함으로써 제공됩니다. 이와 같은 저 인덕턴스 커패시턴스는 신호가 레이어를 변경할 때 반환 전류가 한 평면에서 다른 평면으로 이동하는 경로입니다. 이것이 없을 때, 신호는 동일한 신호 레이어에서 지점에서 지점으로 라우팅되어야 합니다.

구성 요소 및 메모리 모듈의 다이 내 커패시턴스 예시는 다음과 같습니다:

• DDR2 다이는 구동 중인 라인에 전하를 공급하기 위해 I/O 핀당 100 pF 이상을 내장하고 있습니다.
• 파워 PC IC는 단일 종단 라인을 구동할 때 전하를 공급하기 위해 I/O 핀당 200 pF 이상을 내장하고 있습니다.
• 파워 PC IC는 슬립 모드에서 모두 켜짐-활성으로 변경될 때 코어에 전하를 공급하기 위해 대략 50 nF를 내장하고 있습니다.
• 다음 세대 Blue Gene 슈퍼컴퓨터용으로 설계된 맞춤형 IC 프로세서는 512비트 넓이의 메모리 버스를 가지고 있으며, 순간적인 지원을 위해 190 nF의 다이 내 커패시턴스를 가지고 있습니다.

넓은 버스를 가진 4층 PCB에 대해서는 어떨까요?

초기에는 메모리 서브시스템에 관련된 것과 같은 큰 단일 종단 스위칭 트랜지언트를 지원하기 위해 평면 커패시턴스가 필요했습니다. 그러나 오늘날 넓은 버스를 사용함에 있어 다음과 같은 요소들을 염두에 두어야 합니다.

• 위에서 언급한 바와 같이, 신호/접지/전원/신호 스택업을 가진 4층 보드에서는 평면 커패시턴스가 매우 낮습니다.
• 신호가 층을 변경할 때의 유일한 "복귀 경로"는 빠른 데이터 버스에 관련된 주파수에서 제대로 기능하지 않는 개별 커패시터입니다.
  • 결과적으로, 신호는 전체 경로 길이에 걸쳐 동일한 신호 층에 머물러야 합니다.
• 빠른 스위칭 에지를 지원하기 위한 온-다이 커패시턴스가 없는 IC는 4층 PCB에서 성능이 저하되어 "불안정한" 작동과 높은 EMI를 경험하는 시스템을 초래합니다.
• 앞서 언급한 결과로, 온-다이 및 온-패키지 커패시턴스의 조합이 필요하며 다음이 적용됩니다:
• 130 나노미터 이하의 IC 기하학에서는 IC 또는 코어 내부의 전류가 15 ps만에 수십 암페어에 도달할 수 있습니다.
  • 이러한 크기와 속도의 전류 트랜지언트는 패키지 볼과 비아의 인덕턴스 때문에 PCB 상의 커패시턴스로 지원될 수 없습니다.
• 초저 인덕턴스 캐패시터를 잘 설계된 BGA 패키지에 장착하고, 칩 내부에 캐패시턴스를 제공하는 것이 이 문제를 해결합니다.

요약:

4층 PCB는 컴퓨터 및 게임 콘솔 제품 산업의 주축입니다. 4층 PCB 스택업, 레이아웃, 그리고 라우팅의 성공적인 설계는 유효한 설계 규칙에 기반하며, 내부 평면 레이어가 충분한 인터플레인 캐패시턴스를 제공하지 않을 때 캐패시턴스를 제공하는 방법이 있습니다. 이 캐패시턴스는 IC의 칩 내부에 제공되거나 칩 내부와 패키지의 조합을 통해 제공됩니다.

오늘 Altium 전문가와 대화하세요 더 알아보거나 Altium Designer®에서 다층 PCB 스택업 계획에 대해 더 알아보세요.

참고 문헌:

1. Ritchey, Lee W., 그리고 Zasio, John J., “처음부터 올바르게, 고속 PCB 및 시스템 설계에 관한 실용적인 핸드북,” 제 2권.
2. Ritchey, Lee W., 강의 슬라이드, “2일간의 신호 무결성 및 고속 시스템 설계,” 교육 클래스.