平面容量のない4層PCBスタックアップの設計

これまでの過去の記事で、16層以上のボードを設計する際に直面する課題について取り上げてきました。これらは、高性能サーバー、スイッチ、そして絶えず成長するインターネットのニーズを支えるクラウドタイタン製品に見られる複雑なPCBの例です。

しかし、多くの製品はこのような高層数の複雑なボードを必要としません。例えば、PCやMicrosoftのXbox™製品のような比較的低コストの製品用に毎年数千万枚製造される4層PCBマザーボードがあります。一見すると、4層PCBの設計は簡単な作業のように思えるかもしれませんが、他のボードと同様に、適切なレイアウトとスタックアップが必要です。さらに、平面容量の有無に関わらず、4層PCBスタックアップの設計には特有の課題があります。隣接する電源層とグラウンド層がないと高い平面容量を4層PCBで実現できないため、他のアプローチを利用する必要があります。この記事では、4層PCBスタックアップの最適な設計方法と平面容量の欠如をどのように扱うかについて説明します。

4層PCBスタックアップのABC

2層ボード

4層PCBが登場する前には、図1に示されているように、2層のロジックボードがありました。これらのボードは電子ニーズを十分に満たし、平面を用いて低インダクタンス接続が必要とされるほど高速になる前は広く使用されていました。

4層PCB

4層PCBは、40年間にわたりコンピュータやゲームの主力となってきました。最初の日から、PCのマザーボードは4層でした。そして、より多くの消費者向け製品が開発されるにつれて、4層ボードの必要性はさらに拡大するでしょう。

4層PCB設計を推進する技術的側面は次のとおりです：

• 電力を分配する2つの良好な平面（通常は表面層の下）。
• クロストークとインピーダンスを制御できるように、それらの平面に近いトレース層。

4層PCBを作成する際の主要な経済的およびビジネス上の要因は、可能な限り低いコストで大量（数百万単位）に製造することです。これらのボリュームは、ボードを構築するために必要となる工具を作成するために莫大な資金を投じなければならないため、必要です。4層ボードの主な利点には次のようなものがあります：

• 4層基板は、36インチ x 48インチのパネルを使用する大量積層技術に適しています。
• 内層のイメージングは、ただの平面であるため、フィルムではなくガラス露光板を使用して行われます。これにより、工具はより耐久性があり、機械的に安定します。
• 内層が印刷されエッチングされた後、プリプレグと箔がラミネートの外側に配置されます。
• 36インチ x 48インチのパネルの各基板の外側には、小さなフィデューシャルがあります。基板の上部の銅は削り取られるため、フィデューシャルが見え、ドリルが基板内のパターンに合わせて配置されます。その結果、非常に大きなパネル全体でのランアウトエラーを心配する必要がありません。

設計の観点から

設計の観点から見ると、図2に示されている4層PCBスタックアップはかなり直接的です。考慮すべき要素には次のものが含まれます：

• 2つの外層は信号層です。
• 中間の2層はVddとグラウンドです。
• 各信号層とその下のプレーンとの間の距離は、インピーダンスとクロストークを制御するために4または5ミルに設定されています。
  • この距離により、2つのプレーン層は非常に遠く離れている必要があります—40ミル以上。
  • 40ミルの間隔でのプレーン容量は、プレーンが隣接している場合と比較して微小です（10分の1以下）。
    • 必要な高品質の容量は、ダイ上およびパッケージ上にあります（これについては後ほど詳しく説明します）。

4層ボードについて念頭に置くべき他の要因には次のようなものがあります：

• 40ミル以上の厚さは、ボードを十分に剛性を持たせるのに十分です。
• 4層ボードでは、高速信号のルーティングルールはより厳格です。なぜなら、層を変更することなくインピーダンスの不連続を作り出すリスクがあるからです。
  • ICをピンアウトする人、パッケージをピンアウトする人、そしてボードを設計する人との間でチーム努力が必要です。これは、これら3つのグループ間で交渉されなければなりません。
  • 高速信号はすべて、同じ層で始まり、終わる必要があります。図3は、すべての信号が上層で走っている4層ボードのセクションの写真です。

• 4層PCBのビアはストレートスルーホールビアです。これらのビアはプラグされており、汚染物質がボードの一方の側から他方の側へ移動するのを防ぎます。このタイプの汚染は、BGAの下でピン間リークを引き起こし、清掃できないため、組み立て全体が廃棄される結果となります。
  • ブラインドビアは4層ボードでは不要です。なぜなら、ビアから最初の電源プレーンへの接続を作るだけだからです。
  • ブラインドビアはボードのコストを上げます。

プレーン容量の不足についてはどうでしょうか？

図4に示されているように、上述の通り、PCマザーボード上の層間容量は40ミルの間隔で微小です（プレーン容量あたり約5 pFの平方インチ）。しかし、データラインとアドレスラインを充電するためには、高品質（低インダクタンス）の容量が必要です。

この容量は、ICダイ自体またはコンポーネントパッケージに大量の容量を統合することによって提供されます。この同じ低インダクタンス容量は、信号が層を変更するときに、リターン電流が一つの平面から別の平面へと移動する経路です。これがない場合、信号は同じ信号層上でポイントからポイントへとルーティングする必要があります。

コンポーネントとメモリモジュールのダイ上容量の例には以下が含まれます：

• DDR2ダイは、駆動されるラインに電荷を供給するために、I/Oピンごとに100 pF以上を内蔵しています。
• パワーPC ICは、単終端線を駆動する際に電荷を供給するために、I/Oピンごとに200 pF以上を内蔵しています。
• パワーPC ICは、スリープモードからオールオンアクティブに変更する際にコアに電荷を供給するために、およそ50 nFを内蔵しています。
• 次世代ブルージーンスーパーコンピューター用に設計されたカスタムICプロセッサーは、512ビット幅のメモリバスを持ち、過渡現象をサポートするために190 nFのダイ上容量を有しています。

幅広いバスを持つ4層PCBについてはどうでしょうか？

最初に、プレーン容量のケースは、メモリサブシステムに関わるような大きな単一端子のスイッチングトランジェントをサポートするために必要でした。しかし、今日の広いバスでは、以下の要因を念頭に置く必要があります。

• 上記のように、信号/グラウンド/電源/信号のスタックアップを持つ4層ボードでは、プレーン容量が非常に低いです。
• 信号が層を変更する際の唯一の「リターンパス」は、高速データバスに関わる周波数でうまく機能しない離散キャパシタです。
  • その結果、信号は同じ信号層上で全体のパス長を保持する必要があります。
• 高速スイッチングエッジをサポートするためのオンダイキャパシタンスを持たないICは、4層PCB上で性能が低下し、「不安定な」動作と高いEMIを経験するシステムになります。
• 前述の結果として、オンダイとオンパッケージのキャパシタンスの組み合わせが必要であり、以下が適用されます：
• 130ナノメートル以下のICジオメトリでは、IC内またはコア内の電流が15psという短時間で数十アンペアに達することがよくあります。
  • この大きさと速度の電流トランジェントは、パッケージボールとビアのインダクタンスのため、PCB上のキャパシタンスではサポートできません。
• 超低インダクタンスキャパシタをよく設計されたBGAパッケージに搭載し、オンダイキャパシタンスで補うことでこの問題を解決します。

要約:

4層PCBは、コンピューターおよびゲームコンソール製品業界の主要な構成要素です。4層PCBのスタックアップ、レイアウト、およびルーティングの成功は、有効な設計ルールに基づいています。また、内部プレーン層が十分なインタープレーンキャパシタンスを提供しない場合にキャパシタンスを提供する方法があります。このキャパシタンスは、IC上のオンダイまたはオンダイとオンパッケージの組み合わせによって提供されます。

Altiumの専門家に今日相談して、さらに詳しく学ぶか、Altium Designer®での多層PCBスタックアップの計画についてもっと発見してください。

参考文献:

1. Ritchey, Lee W., and Zasio, John J., “Right The First Time, A Practical Handbook on High Speed PCB and System Design,” Volume 2.
2. Ritchey, Lee W., コーススライド, “2-Day Signal Integrity and High-Speed System Design,” トレーニングクラス。