Recommandations en matière de topologie et de routage de PCIe

Quand j'étais enfant et que j'ouvrais un ordinateur pour observer les emplacements pour cartes, les puces et autres composants électroniques formant un ensemble compliqué sur la carte mère, je me demandais comment il était possible de tout organiser correctement. Lorsque je me suis renseigné sur la conception des circuits imprimés pour l'architecture des ordinateurs et les périphériques, j'ai pu apprécier le travail des concepteurs de circuits imprimés qui consacrent leur énergie à la construction de superbes appareils électroniques.

Les cartes de processeurs graphiques, de clés USB, les cartes son et les cartes réseau modernes reposent toutes sur la même norme d'interconnexion : PCI Express. Si vous débutez dans la conception des PCB haute vitesse pour les périphériques utilisant des cartes PCIe, sachez que les informations sur le sujet sont incomplètes, à moins que vous n'achetiez un document standard auprès du PCI-SIG (Peripheral Component Interconnect Special Interest Group). Heureusement, les spécifications de base peuvent être divisées en règles de conception exploitables. En utilisant le bon logiciel de conception de PCB, vous pouvez concevoir votre prochain périphérique PCIe et effectuer son routage avec aisance.

Comme pour toute conception haute vitesse, suivre aveuglément une norme sur les spécifications de routage ne garantit pas que votre conception fonctionnera comme prévu. Tout prototype doit être minutieusement testé pour s'assurer qu'aucun problème d'intégrité du signal ne se cache dans la conception. Même si vous avez respecté les spécifications de routage en termes d'impédance, de longueur de pistes, etc., votre conception peut échouer en raison de mauvais choix de routage. Les spécifications PCIe de chaque génération incluent également des exigences de test, qui sont publiées sur le site Web du PCI-SIG. Nous n'aborderons pas les tests dans cet article, mais poursuivez votre lecture pour obtenir un bref résumé du contenu de la norme et savoir comment vous pouvez concevoir des cartes PCIe pour vous conformer au mieux aux nouvelles générations.

Spécifications de routage

Il existe actuellement cinq générations de cartes PCIe publiées par PCI-SIG, le groupe de travail du secteur qui supervise les spécifications en la matière. La génération 5 de PCIe a été lancée cette année. Les périphériques de la génération 6 sont attendus pour 2022. Les spécifications de routage exactes dépendent de la génération de carte PCIe que vous utiliserez pour vos composants spécifiques. En termes de conception, vous devez associer des composants et des contrôleurs hôtes qui prendront en charge le débit de données dont vos composants ont besoin. Les PCIe sont compatibles en amont ou en aval. Ainsi, la bande passante minimale des données est limitée au minimum du contrôleur et aux composants périphériques.

Topologie et débit des données

Toutes les liaisons PCIe sont composées de plusieurs voies (groupes de paires différentielles) qui offrent un débit élevé en tant que groupe d'interfaces série. Notez cependant que, bien qu'une voie PCIe soit en série, les voies prises ensemble semblent former un bus parallèle, mais ce n'est pas le cas. La communication est bidirectionnelle avec des groupes de voies Rx et Tx. Les voies des PCIe sont acheminées point à point sous forme de paires différentielles. Ainsi, les règles standard relatives à la correspondance des longueurs et le décalage doivent être en place. Les normes PCIe définissent jusqu'à 16 voies disponibles, ce qui définit également la taille des emplacements de cartes standardisés. Différents contrôleurs hôtes auront différents nombres de voies disponibles. Vous pourrez ensuite définir le nombre de périphériques qu'ils peuvent prendre en charge. Les périphériques PCIe utilisent une horloge intégrée avec différents codes de ligne (8b/10b dans les générations 1 et 2, 128b/130b dans les générations 3 et ultérieures) afin de ne pas avoir à acheminer un canal d'horloge supplémentaire comme dans le cas du DDR. Enfin, chaque génération double le débit de données par rapport à la génération précédente. La génération 5 atteint ainsi jusqu'à 32 GT/s.

Liaison de perte et impédance différentielle

Chaque génération a ses propres spécifications en matière d'impédance et de liaisons de perte, et il faut les suivre de près pour maintenir les performances requises. Toutes ces informations sont résumées dans le tableau ci-dessous. Certains guides sur le routage définissent une longueur de piste maximale, soit sous la forme d'un chiffre précis, soit sous la forme d'une plage de fréquences. J'ai compilé les liaisons de pertes totales dans le tableau ci-dessous. Ces valeurs sont prises au débit de données maximal spécifié pour chaque génération. Notez que ces liaisons incluent les pertes d'insertion, de retour, de connecteur et les pertes diélectriques/de rugosité sur la longueur d'une voie PCIe.

Bien que les normes de haute vitesse définissent des éléments tels que les longueurs de piste dans les spécifications, le plus important reste les pertes le long du chemin de routage. Toutes les pertes dues aux réflexions, aux discontinuités d'impédance, à l'absorption, à la rugosité du cuivre et à d'autres sources s'additionnent tout au long du chemin de routage et doivent être prises en compte lors de la détermination de la longueur des pistes. Pour le PCIe, une fois la génération 4 sortie, le FR4 n'était plus la meilleure option et des stratifiés à plus faibles pertes sont nécessaires pour prendre en charge le routage sur les distances que vous verrez dans une unité de montage en rack ou une carte mère. Soyez prudent lorsque vous prenez un calcul de la longueur de piste pour un substrat et l'étendez à un substrat différent, car les spectres de pertes de retour et d'insertion des voies PCIe sur les deux substrats différents ont peu de chances de correspondre.

Condensateurs de couplage AC

La spécification de base actuelle du PCIe prévoit des condensateurs de couplage AC de 176 à 265 nF placés près de l'extrémité de l'émetteur d'une voie pour supprimer le décalage CC dans une voie PCIe. Ces condensateurs doivent être placés des deux côtés d'une paire différentielle, comme une paire de condensateurs discrets à l'extrémité Tx d'une voie (généralement des condensateurs 0402). Faites attention à la fiche technique de votre composant car votre driver (hôte) peut recommander une valeur spécifique non comprise dans la plage des spécifications de base.

Lorsque nous passerons à la génération 6 du PCIe, la signalisation PAM4 permettra de doubler encore le débit de données jusqu'à 64 GT/s. De même, nous allons augmenter la valeur des pertes autorisées en suivant la tendance indiquée dans le tableau ci-dessus. Outre les pertes de canaux et l'adaptation de l'impédance dans les interconnexions, la conception de l'empilage des couches et le placement des composants sont deux éléments essentiels pour garantir le contrôle de l'impédance pour les paires différentielles dans les voies PCIe tout en permettant le routage avec des transitions de couches et d'interférences avec d'autres composants.

Comment l'empilage de couches et le routage affectent le routage ?

Les cartes PCIe typiques avec un nombre inférieur de voies peuvent utiliser un empilage de quatre couches avec deux plans d'alimentation intérieurs et deux couches de signaux sur chaque surface extérieure (routage microruban, Tx et Rx routés sur différents côtés de la carte). Chaque couche d'alimentation peut être réglée sur différents niveaux de polarisation, en fonction des besoins de l'appareil. Certains concepteurs optent pour un empilage de six couches avec des signaux à faible vitesse entre les deux couches d'alimentation. Attention, car les signaux à haute vitesse sur les couches internes peuvent créer de la diaphonie et la mise à la terre est nécessaire sur ces cartes. Certaines recommandations s'appliquent également aux empilages de huit et dix couches pour les cartes PCIe.

Si vous concevez une carte PCIe standard, vous devez vous assurer que l'épaisseur totale de la carte correspond à l'épaisseur et au brochage standard des cartes PCIe de 1,57 mm (1 mm pour les PCIe Mini), quel que soit l'empilage des couches du circuit imprimé. D'autres cartes avec tous les composants PCIe sur le même substrat (sans connecteur de bord) peuvent avoir n'importe quel nombre de couches ou d'épaisseurs, mais il faut s'en tenir à une épaisseur standard pour garantir des coûts de fabrication raisonnables.

Les cartes mères dotées d'emplacements pour les cartes PCIe acheminent normalement tous les signaux sur la même couche (Rx et Tx sur les côtés opposés de la carte). Vous devez donc laisser suffisamment d'espace sur la carte pour acheminer vos voies sans transitions de couche (plus d'informations sur les vias ci-dessous). Si vous regardez certains routages PCIe des générations ultérieures, vous constaterez que les pistes utilisent un routage en zigzag pour compenser l'inclinaison due au tissage des fibres dans le substrat. Si vous utilisez un substrat en verre à tissage serré avec de faibles pertes, vous pourriez peut-être assouplir cette exigence, mais vous devez quand même tester votre carte pour vous assurer qu'elle fonctionne conformément aux spécifications de votre application.

Routage des broches, pads, vias et branchements

Lors du routage d'une carte PCIe, il est particulièrement important de contourner les obstacles et de loger les composants et les vias. Le routage vers les broches, les pads, les composants et le branchement des BGA doit être symétrique et adapté à la longueur, dans la mesure où l'ajustement/le décalage est appliqué près de l'extrémité source d'une liaison. Les paires différentielles doivent être étroitement couplées sur toute leur longueur. Essayez donc d'éviter les variations dues aux pads, vias ou composants le long du chemin de routage. Ce point clé du positionnement des composants permet d'éviter les problèmes d'intégrité du signal après une reprise de la carte.

Il en va de même pour les routages à partir de branchements d'un BGA ou d'autres composants. Le routage d'un BGA, par exemple, nécessitera le placement d'une ligne de pliage sur une piste pour atteindre l'un des pads. Cette même ligne de pliage doit si possible apparaître dans l'autre piste. Au lieu d'effectuer le routage avec des pads entre les pistes, il convient également d'effectuer le routage de la paire entre les pastilles voisines sur un BGA. Pour en savoir plus, consultez cet article sur le routage dans une interface PCIe sur un BGA.

En ce qui concerne les vias, le projet initial de la norme PCIe Gen 1 d'Intel spécifiait des limites sur le nombre de vias sur les voies, mais un nombre strict de vias est moins important que les pertes totales de toutes les vias sur une interconnexion. Bien qu'en général, tout ce qui concerne le routage des PCIe se passe sur une seule couche (Tx et Rx sur des côtés différents), faites attention aux pertes lorsque des vias sont présents aux extrémités des voies PCIe. Idéalement, le nombre de vias doit être réduit au minimum et contre-percé (il n'est pas nécessaire d'utiliser des vias borgnes/enterrés), et si vous effectuez correctement votre topologie/routage, vous n'aurez pas besoin de vias pour les transitions de couches répétées.

Il est beaucoup plus facile de maintenir l'impédance, le couplage et la longueur de vos pistes dans les spécifications lorsque votre logiciel de conception de circuits imprimés comprend des fonctions de routage impédance contrôlée . Vous pouvez spécifier la tolérance d'impédance directement dans votre logiciel de conception, et votre outil de routage interactif garantira la bonne géométrie et l'espacement approprié lors du placement de vos pistes. Les fonctionnalités de topologie et de routage d'Altium Designer^® sont intégrées dans un seul programme, ainsi que les fonctionnalités de simulation, de vérification et de préparation à la production. Le package CircuitStudio^® vous aide à vous assurer que votre conception respecte les spécifications de topologie et de routage de votre PCIe.

Téléchargez votre version d'évaluation d'Altium Designer et découvrez ses fonctionnalités de topologie, de routage et de vérification. Adressez-vous à un expert Altium Designer dès aujourd'hui pour en savoir plus.