PCBルーティングにおける電磁ソルバーを用いた寄生抽出

寄生抽出：集積回路設計コミュニティは、特にゲート特性が約350 nm以下に減少し、チップが高速で動作する場合、毎日この課題に取り組まなければなりません。PCBコミュニティも、電力供給ネットワークをより良く設計し、正確なインピーダンスを持つ相互接続を行い、クロストークや結合メカニズムを適切に定量化するために、この考えに取り組む必要があります。特定のジオメトリからレイアウトの寄生を抽出するために使用できる多くのサードパーティアプリケーションがありますが、これらのツールの結果は、ほとんどの設計ソフトウェアで使用するには実用的ではありません。

PCBで寄生について心配する理由は何であり、設計プロセスでこれらをどのように扱うことができるのでしょうか？意図的および非意図的な寄生は、PCB内の信号および電力の挙動を完全に担っています。インピーダンスを計算するとき、実際には2つの重要な寄生を計算しており、これらをルーティングエンジンの一部として使用しています。これらの値を、クロストークの予測、過渡現象やリンギングを伴う電力シミュレーション、または露出したトレースへのESDパルスの結合などのために使用することもできます。

トレースのための寄生抽出

作成するPCBスタックアップは、導体に影響を与える寄生成分を部分的に決定します。実際には、特定のトレースの周りのPCBレイアウトで生じる寄生成分を決定するために複雑なフィールドソルバーは必要ありません。PCBレイアウトに配置するトレースは、そのインピーダンスを決定する自然な寄生容量と寄生インダクタンスを持っています。しかし、トレースの近くに銅を持ってくると、追加の相互容量とインダクタンスが発生し、トレースのインピーダンスが変更されます。実際には、インピーダンス計算ツールや文献やフィールドソルバーユーティリティ（Ansys、COMSOLなど）のいくつかの分析式を使用して、これらの寄生値を決定することが可能です。

PCB上の単一トレース（幅に関係なく）については、寄生容量とインダクタンスを2つの方法で取得できます：

• 直接計算、フィールドソルバーや学術誌の論文に見られるいくつかの複雑な分析式が必要です
• 比較による計算、これは寄生成分のないインピーダンス計算とカップルトレースインピーダンス計算を比較することを含みます

最初の点、直接計算は非常に強力で、いくつかの高価なソフトウェアが必要です。また、文献で特定の構造に関する式を見つけることができますが、これらは潜在的に数十のパラメータを含む非常に複雑な式であることがよくあります。異なる構造の相互結合式も一般化が非常に少ないです。

第二のポイントである比較による決定は、公式が利用可能であれば実際には比較的簡単で、異なる計算機からのインピーダンス値を比較するだけの問題です。これは基本的に、私が以前の記事で銅のプールと50オームのインピーダンスを持つマイクロストリップ/ストリップライン間のクリアランスについて行ったことです。特定の幅のインピーダンス値を比較することによって、パラシティクスがインピーダンスに顕著な効果を及ぼす時期を決定することができます。

次のセクションでは、同様のアプローチを取りますが、Altium Designerのフィールドソルバーを使用して結果を生成します。単一エンドトレースインピーダンス計算の結果を使用し、これらを他のトレースインピーダンス計算と比較することで、いくつかの単純な公式を使ってパラシティクスの値を迅速に抽出することができます。

方法

ここでの方法は単純で、孤立したトレースのインピーダンス計算とパラシティクスを持つトレースのインピーダンス計算を比較することに依存しています。この方法で、パラシティクスの値、つまり相互容量とインダクタンスを計算することができます。この例では、Altium Designerで返される値である損失のないインピーダンスを使用していることに注意してください。しかし、これはGHz周波数までのパラシティクスの非常に正確な推定を提供します。

注意: 他のブログで作成した計算機アプリケーション（例えば、私が作成した計算機）やAltium DesignerのLayer Stack Managerは、LまたはL_pのみを返します。分子が伝播定数であるため、現在2つの方程式と2つの未知数があるので、このシステムを解いて寄生成分を得ることができます。このモデルは、近くの導体が静かに保持されている、問題の線に近い平面またはトレースを仮定してテレグラファー方程式から導出されました。

Layer Stack Managerでインピーダンスプロファイルを作成するときにインピーダンスタブからLまたはL_pの値を見つけることができます。これは下に示されており、同じ幅を持つマイクロストリップとコプレーナマイクロストリップを比較しています。この比較により、近くのグラウンドプアの存在によって導入される寄生容量が正確にどれだけであるかを特定することができます。

この結果が示しているのは、Dk = 4.2の8 mil基板上に14.423 mil幅のマイクロストリップが近くの平面から8 mil離れた場所に配置された場合、近くの平面によって導入される寄生容量が64.5 fF、寄生インダクタンスが755 pHになるということです。これは、トレースと他の構造体の相互インピーダンスと自己インピーダンス（Zパラメータ行列）を使用するよりもはるかに速いです。

平面近くの単一トレース

これには、単一トレースと共面線インピーダンスの比較が含まれ、以下の手順で行います：

1. マイクロストリップまたはストリップラインの基板厚さとトレース幅を選択します。インダクタンスと容量の値をメモします。
2. 同じトレースを共面線で設定します。グランドプール開始までの大きな間隔を選択します。インダクタンスと容量の値をメモします。
3. グランドプールの間隔を調整し、インピーダンスを計算します。
4. 3のデータと上記の方程式を使用して、相互インピーダンスと容量を計算します。
5. ステップ1に戻り、新しい基板厚さ/Dk値で繰り返します。

ステップ5に従って一連の値を反復すると、下に示したように、相互容量インダクタンス値を示すグラフを作成できます。

下のグラフは、Dk = 4.2の8ミルおよび4ミル厚の基板に対するマイクロストリップの結果を示しており、対応するトレース幅はそれぞれ14ミルと7ミルです。ここでの考え方は、この値がトレースのインピーダンスを設定する上で主に責任を持つため、同じW/H比を維持することでした。下のグラフから、薄い基板がはるかに低い寄生容量を提供することがすぐにわかります。したがって、はるかに低い高周波クロストークが予想されます。

このパラメータ変動のプロセスを続けて、異なる基板厚さ値とトレース幅に対するより多くの傾向を抽出できるかどうかを確認してください。ここでの結果は、対称および非対称のストリップラインにも実装できます。

近くの接地された銅プール領域に戻る過剰な寄生容量の問題には、明確な解決策があります：より薄い誘電体を使用します。注目すべきは、接地プールへの間隔が小さくなると、寄生インダクタンスの影響がほぼ間隔に依存しなくなり、接地プールは低速クロストークを抑制するのにあまり役立たないことを示していますが、高周波ノイズを抑制するのにははるかに役立つかもしれません。

別のトレース（同じ幅）の近くの単一トレース

カップルドラインの場合、2つのトレース間の相互容量とインダクタンス値も得られます。ただし、上記のモデルは単端トレースを扱っているのに対し、私たちは差動モデルを扱っているため、パラシティクスを求めるために同時方程式を解く前に返された差動インピーダンスを2で割る必要があります。以下の結果では、マイクロストリップトレースのために同じ2種類の基板タイプ（再び、Dk = 4.2）を使用し、トレース間隔を変化させてパラシティクスを決定しました。これは、共面ではない（接地された銅のプアに対する間隔を使用していない）ことに注意してください。

単端マイクロストリップの場合と同様に、ストリップラインにも同じタイプのモデルと手順を適用できます。狭い導体部分では予想通り、はるかに高い相互インダクタンスが見られます。

Rogers PCB材料のような低いDkのPCBラミネートを使用した場合、これらの値はどのように変化するでしょうか？以下のグラフでは、Altium Designer内のインピーダンスツールと、静かなラインを1つ仮定した伝送線インピーダンス計算を再び実行しましたが、Dk = 3のラミネートを仮定して行いました。Dk値が低いため、2つの結果が期待されます：

1. 相互容量が減少するのは、積層体のDk値が低いためです
2. 同じインピーダンスを目指すと仮定すると、相互インダクタンスが低くなることが期待されます

これは、以下の結果でまさに私たちが見ていることです。以下のグラフは、Dk = 3のPCB積層材料上の2つのトレース間の相互容量と相互インダクタンスを示しています。ここから、非常に高速なエッジレートを持つ信号を使用する一部の高度なシステムが低いDk積層体を選択する傾向がある理由がわかります。低いDk値は、与えられたインピーダンスに対して低い相互インダクタンスを提供します。以下の結果はマイクロストリップのみを示していますが、ストリップラインでも同様の結果が期待されます。

ストリップラインでは、Dkと厚さを変更するだけで、トレース幅を一定に保ちながら2つのトレース間の寄生容量を減少させることで、同じ結果が得られます。しかし、マイクロストリップでは、これは同じように単純な傾向ではありません。これは、クラシックな有効Dk結果がマイクロストリップのインピーダンスを決定するためです。これにより、有効Dk値、トレース幅、および誘電体の厚さの間に非線形の依存関係が生じます：

これは、マイクロストリップ層のDk値を変更し、同じトレース幅を維持するために基板の厚さを変更した場合、期待される寄生容量やインダクタンスの減少が見られない可能性があることを意味します。しかし、ストリップラインに同じ操作を行った場合、このような複雑さは生じません。

マイクロストリップトレースにわずかな複雑さがあるにもかかわらず、以下の結果は一般的に当てはまります：

• グラウンドまでの距離を短くすると、トレース間の寄生が減少します
• トレースを囲むDk値を同じインピーダンスを維持しながら減少させると、トレース間の寄生が減少します

多くのGHz帯域幅までの低クロストークを要求する高度な設計では、単純なスタックアップの変更がクロストークの減少に役立つことが示されるべきです。

寄生と信号完全性

インターコネクト設計と許容トレース密度の制限を決定するこれらのポイントを進めるにつれて、今後の記事でクロストークを分析するためにこれらの結果のいくつかを使用します。この比較方法はシンプルですが強力で、高速/高周波トレースで寄生が帯域制限効果を生み出し始めるレベルを調べるのに役立ちます。

インピーダンスやクロストークと同様に、パラシティクスが重要なのはルーティングの分野、特に差動ペアと高周波信号においてです。パラシティクスは信号に対して2つの方法で影響を与えます：

• 差動ペアにおけるスキュー： 片方のライン上のパラシティクス（主に容量）が信号速度を他方のラインと比べて低下させ、過剰なスキューを引き起こします。これにより、スキューが過剰である場合、各極性信号のエッジレートがずれる可能性があります。
• RF信号における位相応答： パラシティクスによる伝播定数の変化は、相互接続の位相応答に変化を生じさせることができます。これは、エッジ結合型導波管、表面層エミッター、伝達関数を定義するために共振に依存する回路、およびこれらの要素が直列カスケードで配置されている任意の回路において重要です。これは私が高周波インターコネクト設計クラスで教えるより高度なトピックですが、将来的にこの件についてさらに多くの記事を作成する予定です。

ディファレンシャルペアで伝送されるデジタル信号に関しては、解決策はシンプルです：トレースの周りとその対称性を保ち、長さの一致を強制します。長さの一致が完璧である必要はありませんが、CADツールを使用すると、ほぼ完璧に近づけることが非常に簡単です。受信機で信号エッジのレートが同期されるように、常にある程度の長さの一致が強制されるべきです。インピーダンス計算機は、遅延調整が行えるように、寄生要素を含む伝搬遅延の計算も提供します。時間ベースの長さ調整（別名遅延調整）は、PCBレイアウトに正確な長さ一致構造が常に適用されていることを保証します。

Altium Designer^®のインタラクティブなルーティング機能とレイヤースタック作成機能を使用すると、さまざまなトレースのジオメトリに対して様々な寄生抽出タスクを実行できます。レイヤースタックマネージャーに組み込まれた電磁場ソルバーを使用し、上記のステップに従って他のトレースやプレーンへの寄生を決定します。製造業者にボードの製造ファイルや図面をリリースする準備ができたら、Altium 365^™プラットフォームを使用すると、プロジェクトの共有やコラボレーションが簡単になります。

Altium DesignerとAltium 365で可能なことの表面をかすめただけです。今日、Altium Designer + Altium 365の柔軟なライセンスオプションをご覧ください。