PCB設計における差動ペアの間隔とクロストーク

クロストークは、シングルエンドトレースと差動トレースの両方において、信号完全性の基本的な側面です。各ルーティング構成での信号線間の間隔は、一般的な経験則を使用して定義され、これらはPCB設計ソフトウェアで設計ルールとして簡単に定義できます。差動ペア間のトレース間隔を定義するための経験則の一つに、「5Sルール」があり、アプリケーションノートや他のPCB設計ガイドラインでは「5Wルール」と呼ばれることもあります。

5Sルールは、2本の線間の差動ペア間隔が、ペア内の各トレースの幅の5倍よりも大きくなければならないと述べています。複数の差動ペアに対して密なルーティングが必要な場合、差動ペア間のクロストークが重要な考慮事項となり、複数のペア間の差動ペア間隔を分析する方法が必要になります。実際、これはペアの最も近いグラウンドプレーンまでの高さの関数です。これをもっと深く掘り下げて、差動クロストークを防ぐために差動ペア間の適切な間隔をどのように決定できるか見てみましょう。

差動クロストークとは何か？

その名が示すように、差動クロストークは単終端クロストークの差動モードアナログであり、差動ペア間のクロストークや、差動ペアによって単終端トレース上で生成されるクロストークを指します。単終端ペア間で見られるクロストークの2つのタイプ（NEXTとFEXT）は、差動ペア間でも発生します。強い差動クロストークは、周波数と構造の幾何学に応じて、静電容量的にも誘導的にも誘発されることがあります。

ペアからある横方向の距離で見られる全体の場は、2つのペアからの場の合計です。差動ペアの2つの端にはある程度の間隔があるため、差動ペアからある横方向の距離で見られる全体の場はゼロにはなりません。さらに、2つのトレースから離れた場所での電磁場の強度は、2つの差動ペアの間隔が大きい場合に大きくなります。

これは、2つのペア間の差動ペアの間隔を定義するために使用される何らかのルールを定式化する動機となります。上記の議論から、そして単にペアから離れるにつれて場の強度が減少することを知っているだけで、自然と以下のような差動ペアのレイアウト要件を定式化するでしょう：

• 2つの差動ペア間の間隔は、ペア内の各トレース間の間隔に比例すべきです。
• 2つの差動ペア間の間隔は、各ペアとその参照平面（存在する場合）との距離に何らかの形で比例しているべきです。

次に、2つの差動ペアの以下のジオメトリを見て、これらの間の差動モードクロストークを決定しましょう。差動ペアの全てのポイントがノイズ抑制であると思っているかもしれませんが、これは共通モードノイズに対しては真実ですが、被害ペアの2つのトレース間の電場強度の違いが、それぞれのペアで異なるレベルのノイズを生じさせ、受信機で差動モードノイズとして現れます。

上記で示された差動ペア間隔パラメータを使用して、差動クロストークを定量化するために使用できる2つのアプローチがあります：

• 電場強度に基づくモデル

一次モデルにおける差動クロストーク強度の計算

上記の議論では、考慮されていなかったもう一つの側面があります。それは、トレースの基準平面上の高さと、ペア内のトレースの正確な配置です。ストリップライン差動ペアに対しても同様の考慮がなされるかもしれません。ここでは、幾何学の関数としての差動クロストークの強度を定量化したいと考えています。Doug Brooksによって示されたアプローチに密接に従うアプローチがここに示されています。これは通常、回路モデルからクロストーク係数を定義することによって行われます。これらのモデルの問題点は、攻撃者と被害者の間の距離の関数として被害者トレースでの場の強度を考慮できないことです。

上記のモデルでは、トレース間隔Sと基準平面上の高さHの関数としてクロストーク係数Cを定義することができます。比率（S/H）の関数としてクロストーク係数を定義することは便利です。この場合、距離Sで反対の極性を持つ2つのトレース間の単一終端クロストーク係数は次のとおりです：

ここで、kは攻撃線上の信号立ち上がり時間、被害線の伝達関数、および基板の誘電率定数に関連する比例定数です。電磁気学のクラスを受講したことがある人なら、このモデルが導体平面上のワイヤー周囲の電場強度に基づいていることを知っているでしょう。間もなく見るように、Cの値は、与えられた比(S/H)に対して被害トレース上で生成される共通モードと差動クロストークノイズの比率を定義するために使用できます。差動受信機は共通モードノイズを排除するため、差動モードノイズを最小限に抑えたいと考えています。

差動クロストークは、クロストーク係数の合計と差を計算することによって定義されます。上に示された配置の場合、被害ペア内の1つの差動ペアと1つのトレース間のクロストークは、それらの係数の合計に過ぎません。任意の差動ペア間隔値については、単にスケール変換S → S(1+x)を取ります。差動クロストークは、被害トレースのクロストーク係数の差に過ぎません：

これをxの関数としてプロットすると、(S/H)のさまざまな値に対して、トレースがグラウンドプレーンに近い場合、2つのペア間の間隔を縮小できることがわかります。下の画像は、k = 1の場合のそのようなプロットを示しています。kを増加させると、これらの曲線はy軸に沿って上に移動します。これは、与えられた差動クロストークに関する要件を満たすために行われます。例えば、差動クロストーク係数が0.002を要求する場合、トレースが最も近いグラウンドプレーンから遠い場合、この設計目標を満たすためにはより大きな間隔が必要です。

また、(S/H) = 0.5の場合に何が起こるかを見てください。最大クロストーク係数は、x = 0の場合に常に発生するわけではありません。設計目標に応じて、トレースをより近くに配置しても、トレースが離れている場合と同じレベルの差動クロストークが発生することがあります。

気になるかもしれませんが、トレース幅はどうでしょうか？トレース幅は、単一終端および差動インピーダンス、容量、およびインダクタンスを決定するため、重要です。差動インピーダンス仕様に対して、差動ペアの間隔と基板の厚さの変更は、同じ奇数モードインピーダンス値を維持するためにトレース幅の変更を強制します。

最後に、上記のモデルから欠けている重要なパラメータがあることに注意する必要があります。それは誘電率定数です。他のシミュレーションやビデオで示したように、誘電率定数の値も差動クロストークに影響を与えるため重要であり、これが高速設計で一部の層で低いDk値を選択する理由の一つです。Dk値の差動クロストークへの影響を見るためには、上記のクロストーク係数モデルにDk値を再度組み込むか、電磁場ソルバーから計算された相互接続のSパラメータを見る必要があります。

差動クロストークのためのマルチポートSパラメータ

フィールドソルバーを使用して差動クロストークを計算する場合、時間領域の結果（被害を受ける相互接続に入力されるパルスを示す）とSパラメータを使用して、広帯域の差動クロストークを定量化します。前者は、単一終端トレースに対してAltium Designerで実装されている標準的なシミュレーションアプローチですが、差動トレースには適用されません。後者は、電磁場ソルバーを使用してのみ計算可能です。

以下のシミュレーション結果では、Simbeorを使用して抽出されたSパラメータのカーブセットを、薄層上の2種類の商用ラミネート（Megtron 7およびMegtron 8）について示します。ペア内の間隔は、ペア内のトレースの幅と等しく設定されました（S = W）。ペア間のエッジ・ツー・エッジの間隔は、1W、2W、および3Wで変化しました。誘電体の厚さも、1.5ミルと3ミルの間で変化しました。

Megtron 7の結果

Megtron 8の結果

結果は非常に興味深いものになるはずです。なぜなら、単にグラウンドを差動ペアに近づけて、差動ペア間の同じ1Wなどのエッジ間隔を維持しても、自動的にクロストークが減少するわけではないからです。これは、1Wを維持することでペア間隔が大幅に減少するためです。しかし、1W/3ミル厚から2W/1.5ミル厚に変更すると、クロストークは減少し、高密度ルーティングも実現します。これは、多くの高速インターフェースを搭載したHDIボードを開発している場合に、まさに求める結果です。

これは、ペア内のトレース幅/間隔と、3ミルおよび1.5ミルのラミネートにおけるペア間隔の値を使った簡単な計算から見ることができます。

• 3ミルMeg7 @ 1W間隔、S/H = 0.75、および S = 2.249ミル
  • 初期Xtalk = 10.84%
• 1.5ミルMeg7 @ 2W間隔、S/H = 0.51、および S = 0.765ミル
  • 初期Xtalk = 6.82%

これは、差動ペア間の間隔を2Wに増やしても、密度が依然として63％増加したことを意味します。ペア間の間隔を3Wに増やした場合でも、ルーティング密度の大幅な増加が見込まれます。

ここで非常に重要な効果がもう一つあり、上記のデータで強調しました：帯域制限です。上記で定義された帯域制限は、インターコネクトのリターンロスプロットで見られます。リターンロスが-10 dBに達した場合、それがチャネルの帯域制限と定義されます。上記のすべてのケースで、チャネル内の帯域制限効果が、低いDk値に移行することで減少していることがわかります。これが機能する理由は単純です：より広いトレース幅を使用することを強制され、インピーダンスへの誘導寄与を減少させ、伝送線インピーダンスのリアクティブ部分を減少させます。

2つの差動ペアのための完全な混合モードSパラメータ

場合によっては、攻撃者ペアの入力差動信号によって差動ペアで生成される共通モードノイズのレベルを知りたいことがあります。これは、上記の4ポートネットワークに対して混合モードSパラメータを使用して計算できます。これにより、Sパラメータ行列のポート数が8ポートネットワークに拡張されますが、これらのポートのうち4つだけが物理的な入出力です。このタイプのSパラメータセットは差動チャネルでは混合モードSパラメータと呼ばれ、単一の差動ペアと2つの差動ペア間のモード変換を記述します。

共通モードと差動モード信号を考慮した差動ペアの完全なSパラメータ行列は、以下に示す形式の8x8行列です：

シミュレーションで計算するには多くの項があります！今日のEDAツールのフィールドソルバーは、攻撃者差動ペアの単一エンドトレースの各々からの寄与を計算することによって、被害者差動ペアに誘導される信号を計算することでこれを計算できます。上記の行列は、FEXTとNEXTの両方を記述し、モード変換も記述します（例えば、入力差動信号によって興奮したときに共通モードとして見られるFEXT）。

話の教訓は次のとおりです：

• 差動クロストークは、被害ペアに差動モードノイズとコモンモードノイズを生じさせます
• 場合によっては、EMCの目的でコモンモードノイズの最小化がより重要になることがあります
  • 被害ペアの差動ペア間隔を広げることは、クロストークが差動モード優位であることを保証するために最も効果的です
• 場合によっては、ISIの目的で差動モードノイズの最小化がより重要になることがあります
  • 被害ペアの差動ペア間隔を狭めることは、クロストークがコモンモード優位であることを保証するために最も効果的です

導出したトレース間隔要件を設計ルールとして定義できますAltium Designer®を使用する際に。これにより、基板全体での低コモンモードおよび差動クロストークの最適化が可能になります。スタックアップマネージャーを使用すると、標準材料の範囲からレイヤースタックを設計でき、信号完全性と電力完全性を保証するのに役立ちます。

今すぐ無料トライアルのAltium Designerをダウンロードして、業界最高のレイアウト、シミュレーション、生産計画ツールについてさらに詳しく学びましょう。Altiumの専門家に今日相談して、さらに詳しく学びましょう。