En 2023 et 2024, le prochain doublement du débit de données dans l'architecture des centres de données nous amène à 224 Gbps par voie de données série. Ce doublement du débit n'est pas réalisé en doublant directement l'horloge, mais plutôt en doublant le taux de baud grâce à une modulation d'amplitude d'impulsion à 4 niveaux (PAM-4) de plus haut ordre. La décision d'implémenter PAM-4 est nécessaire afin d'étendre les débits de données sans augmenter les largeurs de bande requises
Nous assistons à une période intéressante dans le développement de liens série à haute vitesse où la signalisation binaire RZ/NRZ n'est plus utile pour transmettre des données numériques au-delà des débits de 112 Gbps. L'utilisation de la signalisation 112G RZ/NRZ nécessite 56 GHz de largeur de bande, et doubler l'horloge à ce rythme nécessiterait de doubler la largeur de bande au-delà de ce qu'une PCB et un emballage peuvent supporter. Les interconnexions PCB et les interconnexions d'emballage sont les deux principaux facteurs limitant la largeur de bande dans les liens série à haute vitesse.
Maintenant, si vous vous retrouvez soudainement, vous ou votre entreprise, à travailler avec des canaux 224G sur un PCB ou dans un emballage, cet article vous montrera à quoi ressemblent ces canaux, à la fois physiquement et en termes d'intégrité du signal. À la fin de cet article, vous comprendrez également pourquoi nous avons atteint une limite où nous ne pouvons plus simplement augmenter les taux d'horloge pour atteindre des débits de données plus élevés.
La classe actuelle de produits 224G en développement utilise PAM-4, ou des flux de bits avec quatre niveaux de signal. Cela équivaut à deux bits par intervalle d'unité (UI) transmis le long d'une interconnexion. Cela définit la largeur de bande du canal et la largeur de bande du récepteur à au moins 56 GHz tel que mesuré en termes de perte de retour et de perte d'insertion.
L'objectif entier de la conception de canal dans un PCB est de maintenir la propagation en mode TEM jusqu'aux fréquences les plus élevées possibles, au moins dépassant la fréquence de Nyquist de 56 GHz. Un objectif connexe est d'assurer la dispersion de délai de groupe la plus faible possible car cela minimisera la distorsion de phase et minimisera la distorsion du taux de montée du signal. Lors de l'utilisation de matériaux de substrat à faible Dk/Df, il existe trois principaux facteurs limitant la largeur de bande à haute fréquence.
Pour la grande majorité des interfaces, vous n'aurez pas à vous soucier de la propagation en mode non-TEM dans la plupart des PCBs. Cela est dû au fait que la propagation en mode non-TEM ne commence qu'à environ 50-100 GHz de toute façon, selon la géométrie de la ligne de transmission et la valeur Dk du substrat. Ce n'est que très récemment que le monde numérique a dû faire face à ce défi, tout comme nous l'avons vu dans le monde RF.
Pourquoi nous soucions-nous de la propagation en mode TEM versus non-TEM ? La raison est qu'à une certaine haute fréquence, le premier mode TE ou TM sera excité par un signal large bande. Juste à cette fréquence, il y a une grande discontinuité d'impédance lorsque le nouveau mode est excité et peut commencer à se propager le long de la ligne de transmission. Cette grande discontinuité d'impédance juste à la fréquence correspondant à l'excitation du mode TE ou TM est un effet limitant majeur de la bande passante à 56 GHz. C'est pourquoi les lignes de transmission à 56 GHz sont généralement HDI et utiliseront une largeur et une épaisseur diélectrique plus petites.
Lors de la conception d'une ligne de transmission TEM large bande, nous pourrions utiliser plusieurs métriques d'intégrité de signal pour caractériser sa performance sur une large bande passante. Généralement, celles-ci incluent (par ordre d'importance) :
Généralement, le premier endroit où vous commencez à examiner la conformité du canal est avec les paramètres S. Les paramètres S souhaitables pour un canal jusqu'à 56 GHz sont présentés ci-dessous. Ici, nous préférons avoir une perte de retour inférieure à -10 dB à toutes les fréquences jusqu'à au moins 56 GHz. Une faible perte correspondante est également souhaitable dans un substrat/boîtier de CI.
Ce niveau de qualification pour un canal numérique haute vitesse est généralement requis partout au-dessus d'environ 3 à 5 GHz. En raison des échelles de longueur dans les PCBs et les boîtiers, c'est la gamme de fréquences où de petites structures comme les pads, les vias et les balles sur un BGA commencent à créer des écarts notables dans l'impédance d'entrée.
Maintenant que nous connaissons les exigences de conception, examinons les différents facteurs qui influencent les boîtiers et les PCB conçus pour fournir une bande passante d'au moins 56 GHz.
Les architectures 224G avec des liens série nécessitent un placement proche entre les éléments. Dans le boîtier, les choses sont évidemment très proches les unes des autres. Sur le PCB, nous avons trois architectures possibles qui peuvent être utilisées.
Plus le boîtier et le canal sont pertes sur le PCB, plus votre boîtier récepteur doit être proche du boîtier émetteur. Les composants apparaissent le plus souvent comme des modules proches du chip ou sur le boîtier afin de réaliser les interconnexions requises. Rapprocher ces éléments vous permet de réduire la perte d'insertion totale, mais cela provoque ensuite une domination de la perte de retour du canal.
Pour maintenir un système dominé par la perte de retour, les matériaux et les transitions verticales sont les principaux problèmes, bien que la plupart des gens ne comprennent pas vraiment pourquoi. À ces fréquences, les matériaux sont importants en raison de la perte d'insertion, et c'est une raison pour laquelle nous avons une interaction entre Dk, la rugosité du cuivre et la longueur des pistes.
Les faibles valeurs de Dk pour le stratifié du PCB ou le matériau du substrat du boîtier sont essentielles pour deux raisons :
Le premier point réduit l'effet de peau, ce qui étend ensuite la bande passante. Cela réduit également la diaphonie différentielle. Pour voir des données de simulation soutenant ces résultats, jetez un œil à l'autre article sur la diaphonie différentielle. Je calcule les deux quantités dans l'ensemble des graphiques de cet article et j'ai résumé les effets dans le tableau ci-dessous.
La rugosité du cuivre apparaît comme un facteur limitant la bande passante de deux manières :
Les deux effets nécessitent que les interconnexions dans un boîtier et sur un PCB soient plutôt courtes. Le second effet est l'une des principales raisons pour lesquelles l'adaptation de l'impédance de la ligne de transmission est très difficile à très hautes fréquences dans la gamme des 56 GHz, l'autre facteur étant les parasitiques dans le boîtier/buffer Tx ou Rx.
Donc, clairement, nous préférerions un Dk plus bas et un cuivre plus lisse. Un Dk plus bas permet des couches plus minces avec des pistes plus larges, donc cela aide à surmonter la perte de cuivre. Cela réduit ensuite la contribution inductive à l'impédance due à l'effet de peau, et cela aide à étendre la limite de bande passante vue dans le spectre de perte de retour. Cela augmente également les fréquences correspondant aux résonances cylindriques dans les transitions de via, ce qui étend la bande passante TEM dans l'emballage BGA et sur le PCB. C'est la principale raison pour laquelle un Dk plus bas est souhaité à des fréquences plus élevées.
Lorsque la perte de retour domine, nous devons essentiellement éliminer tous les éléments qui créent un désaccord d'impédance le long de l'interconnexion, comme décrit ci-dessus avec un cuivre plus lisse et une valeur Dk plus faible. Dans les boîtiers et les PCBs, un facteur majeur de perte de retour est les transitions verticales à travers les vias. Les PCBs et les boîtiers utilisent des vias pour les transitions verticales. Un boîtier utilise juste les transitions verticales comme partie d'une interconnexion de bosse à bille, atteignant finalement la sortie de bille sur le côté inférieur du boîtier BGA.
Si nous examinons juste le maillage ci-dessus pour un via différentiel traversant d'un boîtier à un PCB, nous pouvons déjà identifier de nombreux paramètres possibles qui doivent être inclus et optimisés dans une conception donnée. Si nous écrivons une liste, nous aurions ce qui suit :
C'est une énorme liste de paramètres comparée aux trois paramètres utilisés pour concevoir une ligne de transmission. C'est l'une des raisons pour lesquelles la conception de via à large bande est si difficile à très hautes fréquences. En comparaison, les lignes de transmission sont assez faciles à concevoir, même jusqu'à des largeurs de bande de 56 GHz.
Lorsque l'on travaille à 56 GHz avec des signaux numériques, le type de routage importe grandement. Le concepteur doit sélectionner si les traces seront routées en configuration microstrip, stripline ou guide d'onde coplanaire. Dans un PCB, toutes ces options sont disponibles à des fins pratiques. Dans les boîtiers, nous voyons plus souvent la configuration de guide d'onde stripline coplanaire différentiel, connue sous le nom de routage à couches sautées.
Le tableau ci-dessous illustre les différentes options pour le routage de paires différentielles dans les PCB et les boîtiers. Rappelons que nous travaillons avec des canaux dominés par la perte de retour, et le routage a tendance à être dense, ce qui fait de la diaphonie une grande préoccupation. Les options ci-dessous montrent divers avantages en termes de contribution à l'impédance de l'effet de peau et de diaphonie.
Microstrip intégré |
|
Microstrip standard |
|
Stripline coaxiale |
|
Guide d'onde coplanaire |
|
Le tableau ci-dessus compare les différentes options que vous verrez à la fois dans les emballages et les PCBs. L'utilisation de guides d'onde coplanaires différentiels (à la fois en microstrip et en stripline) crée une sorte de guide d'onde coaxial, qui peut avoir une très large bande passante. Cette fusion entre le routage de guide d'onde coplanaire et le routage de stripline différentiel est appelée routage par saut de couche.
La vue en coupe du routage par saut de couche est montrée ci-dessous. Le routage par saut de couche utilise trois options comme indiqué dans les trois panneaux de la figure. La caractéristique commune dans ce style de routage est la clôture de vias placée le long de la paire différentielle.
Une vue de dessus comme montrée ci-dessous donne les conditions générales d'espacement sur la clôture de vias le long des striplines différentielles. C'est le même type de condition d'espacement que vous verrez pour un guide d'onde coplanaire à extrémité unique pour une interconnexion RF. En rapprochant l'espacement et le pas des vias, la structure se rapproche d'une structure coaxiale différentielle.
L'autre raison de l'utilisation d'une clôture de vias est de confiner le champ électromagnétique autour d'une paire différentielle et ainsi réduire le diaphonie différentielle. Les données ci-dessous montrent que les arrangements de routage en saut d'étage décalés présentent la diaphonie différentielle la plus faible. En décalant sur deux couches différentes, vous augmentez l'espacement entre les paires différentielles, ce qui fournit une diaphonie différentielle plus faible diaphonie différentielle.
Le texte ci-dessus illustre les styles de packaging utilisés dans les interconnexions 112G et 224G à l'intérieur des substrats IC. Mais lorsque vous devez concevoir un PCB qui prend également en charge la transmission de signaux à large bande à ces hautes fréquences, les styles de routage mentionnés ci-dessus sont également appropriés. En fait, nous aimons utiliser le routage en stripline de toute façon en raison de la suppression de FEXT, donc il est logique d'utiliser également le routage saut d'étage avec des striplines.
Les transitions verticales à travers les vias sont difficiles pour les raisons que j'ai mentionnées ci-dessus. Non seulement la conception de l'impédance est un défi, mais les vias doivent également être conçus pour maintenir la propagation TEM verticalement le long de la transition de couche. C'est une autre raison pour laquelle nous préférons les conceptions HDI avec un espacement serré.
Les données ci-dessous montrent la fréquence de coupure TEM approximative dans un substrat IC en fonction du pas de bille dans un package BGA. Comme nous pouvons le voir, la propagation TEM se termine et un mode d'ordre supérieur est excité à 59 GHz dans un package de pas de 0,8 mm, ne laissant essentiellement aucune marge de sécurité pour les canaux de 56 GHz. C'est pourquoi nous préférons avoir un pas de bille plus petit : cela augmentera la fréquence de coupure pour la propagation en mode TEM.
Il y a des concepteurs plus expérimentés que moi qui diront que les vias de couture sont sans importance sur les paires différentielles et que le besoin de via de couture est un mythe. Ici, les vias de couture sont absolument nécessaires sur les paires différentielles, mais la raison n'est pas simplement de fournir un chemin de retour. La raison est parce que cela garantit la propagation en mode TEM jusqu'à des fréquences progressivement plus élevées. Lorsque le pas de bille et donc le pas de via de couture est plus petit, la coupure en mode TEM est plus élevée. Les concepteurs de packaging le savent depuis de nombreuses années, mais l'ancienne garde des experts en PCB à haute vitesse ne semble pas comprendre ce fait.
Tout comme nous l'avions précédemment pour le stitching de vias autour de notre routage en skip-layer, nous avons la même chose sur le dessous de notre package BGA. La raison est que cela réduit également le diaphonie différentielle dans la limite de bande passante TM. C'est un autre point que les anciens concepteurs à haute vitesse diront être faux, mais le monde de la conception de backplane VPX connaît cela depuis de nombreuses années. Les concepteurs de packages comprennent également ce fait et l'implémentent dans les conceptions de ballout.
Au-dessus de 28 GHz Nyquist, ou en termes pratiques, au-dessus de 56 Gbps de signalisation NRZ/RZ, la coupure TEM et la rugosité sont les principaux facteurs limitant la bande passante. L'industrie travaille vers des matériaux avec sub-Dk = 3 ayant des épaisseurs de couche très faibles, ainsi que des traitements plus avancés, ce qui permettra d'obtenir des coupures TEM plus élevées dans les packages et les PCBs. Cependant, le problème de la rugosité du cuivre reste et il ne sera tout simplement pas possible de juste doubler les taux d'horloge pour doubler les débits de données.
Par conséquent, je m'attends à ce que le prochain doublement du débit de données nécessitera de passer à un PAM plus avancé avec >4 niveaux de signal. Par exemple, avec PAM-8, vous transporteriez 3 bits par UI, et la fréquence Nyquist dans un canal de 448G serait de 74.67 GHz. Ce type de modulation d'ordre supérieur pourrait être la clé du prochain doublement du débit de données ; par exemple, PAM-16 permettrait un doublement du débit de données de 4 bits par UI et permettrait une transmission de données de 448G avec seulement 56 GHz de bande passante, mais avec une marge de bruit fortement comprimée.
Peu importe quelle technologie finira par permettre le prochain doublement du débit de données, les concepteurs de PCB et les concepteurs de packaging peuvent créer ces systèmes et bien plus encore avec les fonctionnalités de conception avancées dans Altium Designer®. Pour mettre en œuvre la collaboration dans l'environnement interdisciplinaire d'aujourd'hui, les entreprises innovantes utilisent la plateforme Altium 365™ pour partager facilement les données de conception et lancer les projets en fabrication.
Nous n'avons fait qu'effleurer la surface de ce qui est possible avec Altium Designer sur Altium 365. Commencez votre essai gratuit d'Altium Designer + Altium 365 dès aujourd'hui.