Thiết kế PCB và Gói cho Kênh 224G PAM-4

Vào năm 2023 và 2024, việc tăng gấp đôi tốc độ dữ liệu tiếp theo trong kiến trúc trung tâm dữ liệu đang đưa chúng ta đến 224 Gbps trên mỗi làn dữ liệu nối tiếp. Việc tăng gấp đôi tốc độ dữ liệu không được thực hiện bằng cách tăng gấp đôi xung hồi đồng hồ trực tiếp, mà là thông qua việc tăng gấp đôi tốc độ baud bằng cách sử dụng điều chế xung biên độ 4 cấp (PAM-4) có thứ tự cao hơn. Quyết định áp dụng PAM-4 là cần thiết để mở rộng tốc độ dữ liệu mà không cần mở rộng băng thông kênh yêu cầu

Chúng ta đang chứng kiến một thời điểm thú vị trong sự phát triển của các liên kết nối tiếp tốc độ cao nơi mà tín hiệu nhị phân RZ/NRZ không còn hữu ích cho việc truyền dữ liệu số vượt quá tốc độ dữ liệu 112 Gbps. Việc sử dụng tín hiệu 112G RZ/NRZ yêu cầu 56 GHz băng thông, và việc tăng gấp đôi xung hồi đồng hồ ở tốc độ này sẽ yêu cầu tăng gấp đôi băng thông vượt quá khả năng hỗ trợ của PCB và gói. Kết nối PCB và kết nối gói là hai yếu tố giới hạn băng thông chính trong các liên kết nối tiếp tốc độ cao.

Bây giờ, nếu bạn đột nhiên thấy mình hoặc công ty của bạn đang làm việc với các kênh 224G trên PCB hoặc trong đóng gói, bài viết này sẽ cho bạn thấy những kênh này trông như thế nào, cả về mặt vật lý và về mặt tính toàn vẹn tín hiệu. Đến cuối bài viết này, bạn cũng sẽ hiểu tại sao chúng ta đã đạt đến giới hạn mà chúng ta không thể đơn giản tăng tốc độ xung hồi đồng hồ để đạt được tốc độ dữ liệu cao hơn.

Thiết kế kênh băng thông rộng tại 56 GHz

Lớp sản phẩm 224G hiện đang được phát triển sử dụng PAM-4, hoặc dòng bit với bốn mức tín hiệu. Điều này tương đương với việc truyền hai bit trên mỗi khoảng thời gian đơn vị (UI) dọc theo kết nối. Điều này đặt ra yêu cầu băng thông kênh và băng thông thu nhận ít nhất là 56 GHz được đo dựa trên tổn thất trở lại và tổn thất chèn.

Mục tiêu chính của thiết kế kênh trên PCB là duy trì sự truyền sóng TEM đến tần số cao nhất có thể, ít nhất là vượt qua tần số Nyquist của 56 GHz. Một mục tiêu liên quan là đảm bảo độ trễ nhóm thấp nhất có thể vì điều này sẽ giảm thiểu biến dạng pha và giảm thiểu biến dạng tốc độ cạnh tín hiệu. Khi sử dụng vật liệu nền Dk/Df thấp, có ba yếu tố giới hạn băng thông chính ở tần số cao.

• Kích thích các chế độ không phải TEM - được xác định bởi Dk và hình dạng
• Sự không khớp trở kháng do độ cảm từ độ nhám đồng - được xác định bởi hình dạng và đồng
• Độ trễ nhóm quá mức - do sự biến đổi của Dk theo tần số

Đối với đa số các giao diện, bạn sẽ không cần phải lo lắng về sự lan truyền theo chế độ không TEM trong hầu hết các PCB. Điều này là bởi vì sự lan truyền theo chế độ không TEM không bắt đầu cho đến khoảng 50-100 GHz, tùy thuộc vào hình dạng của đường truyền và giá trị Dk của vật liệu nền. Chỉ cho đến gần đây, thế giới số mới phải đối mặt với thách thức này giống như chúng ta đã thấy trong thế giới RF.

Tại sao chúng ta quan tâm đến sự lan truyền theo chế độ TEM so với không TEM? Lý do là ở một tần số cao nào đó, chế độ TE hoặc TM đầu tiên sẽ được kích thích bởi một tín hiệu băng thông rộng. Ngay tại tần số đó, có một sự không liên tục trở kháng lớn khi chế độ mới được kích thích và có thể bắt đầu lan truyền dọc theo đường truyền. Sự không liên tục trở kháng lớn ngay tại tần số tương ứng với sự kích thích chế độ TE hoặc TM là một hiệu ứng giới hạn băng thông lớn ở 56 GHz. Đây là lý do tại sao đường truyền 56 GHz thường là HDI và sẽ sử dụng chiều rộng nhỏ hơn và độ dày điện môi.

• Tìm hiểu thêm về đường truyền chọn lọc chế độ cung cấp sự lan truyền không TEM.

Khi thiết kế một đường truyền TEM băng thông rộng, chúng ta có thể sử dụng một số chỉ số độ tin cậy tín hiệu để đặc trưng cho hiệu suất của nó trên một băng thông rộng. Nói chung, những chỉ số này bao gồm (theo thứ tự quan trọng):

• Mất mát trở lại và mất mát chèn
• Phản ứng xung
• Biểu đồ mắt và BER
• COM và ILD

Nói chung, nơi đầu tiên bạn bắt đầu xem xét tuân thủ kênh là với các tham số S. Các tham số S mong muốn cho một kênh lên đến 56 GHz được hiển thị dưới đây. Tại đây chúng ta muốn có mất mát trở lại dưới -10 dB ở tất cả các tần số lên đến ít nhất 56 GHz. Mất mát thấp tương ứng cũng được mong muốn trên một vật liệu nền/gói IC.

Mức độ đủ điều kiện này cho một kênh số tốc độ cao nói chung được yêu cầu ở bất cứ đâu trên khoảng 3 đến 5 GHz. Do các quy mô chiều dài trong PCB và gói, đây là phạm vi tần số nơi các cấu trúc nhỏ như pad, via và bóng trên một BGA bắt đầu tạo ra những sai lệch đáng chú ý trong trở kháng đầu vào.

Giờ đây, khi chúng ta đã biết các yêu cầu thiết kế, hãy xem xét các yếu tố ảnh hưởng đến gói và PCB được thiết kế để cung cấp ít nhất 56 GHz băng thông.

Vật liệu được đặt ở đâu?

Các kiến trúc 224G với liên kết nối tiếp yêu cầu việc đặt các phần tử gần nhau. Trong gói, các vật liệu rõ ràng là rất gần nhau. Trên PCB, chúng ta có ba kiến trúc có thể sử dụng.

Càng nhiều tổn thất từ gói và kênh trên PCB, gói nhận của bạn phải càng gần gói truyền. Các thành phần thường xuất hiện gần như là mô-đun gần-chip hoặc trên-gói để hoàn thành các kết nối cần thiết. Đặt những yếu tố này gần nhau hơn cho phép bạn giảm tổn thất chèn tổng thể, nhưng sau đó nó khiến kênh bị chi phối bởi tổn thất trả về.

Để giữ cho hệ thống bị chi phối bởi tổn thất trả về, vật liệu và các chuyển tiếp dọc là những vấn đề chính, mặc dù hầu hết mọi người không thực sự hiểu tại sao. Ở những tần số này vật liệu quan trọng vì tổn thất chèn, và đây là một lý do chúng ta có sự tương tác giữa Dk, độ nhám của đồng, và chiều dài dấu vết.

Chiều Dài Dấu Vết, Dk và Độ Nhám Đồng

Giá trị Dk thấp cho vật liệu lớp phủ PCB hoặc chất nền gói là cần thiết vì hai lý do:

• Chúng cho phép dấu vết rộng hơn trên các lớp mỏng hơn
• Dk thấp tăng tần số cắt TEM trong một hình học nhất định

Điểm đầu tiên giảm hiệu ứng bề mặt, từ đó mở rộng băng thông. Nó cũng giảm nhiễu chéo vi sai. Để xem dữ liệu mô phỏng hỗ trợ kết quả này, hãy xem bài viết khác về nhiễu chéo vi sai. Tôi đã tính toán cả hai đại lượng trong bộ đồ thị trong bài viết này và tôi đã tóm tắt các hiệu ứng trong bảng dưới đây.

Độ nhám đồng xuất hiện như một yếu tố giới hạn băng thông theo hai cách:

• Trên các lớp phủ có tangente tổn thất thấp, độ nhám đồng là cơ chế tổn thất chủ đạo
• Độ nhám đồng tạo ra một phần cộng thêm vào trở kháng làm tăng theo tần số

Cả hai hiệu ứng đều khiến các kết nối trong gói và trên PCB phải khá ngắn. Hiệu ứng thứ hai là một trong những lý do chính khiến việc khớp trở kháng đường truyền rất khó khăn ở các tần số cao trong phạm vi 56 GHz, với yếu tố khác là các linh kiện thụ động trong gói/bộ đệm Tx hoặc Rx.

Vì vậy, rõ ràng, chúng ta sẽ ưu tiên Dk thấp và đồng mịn hơn. Dk thấp cho phép các lớp mỏng hơn với dấu vết rộng hơn, vì vậy nó giúp vượt qua tổn thất đồng. Điều này sau đó giảm bớt phần đóng góp cảm ứng vào trở kháng do hiệu ứng bề mặt, và nó giúp mở rộng giới hạn băng thông nhìn thấy trong phổ tổn thất trả về. Nó cũng tăng tần số tương ứng với các cộng hưởng trụ trong các chuyển tiếp via, mở rộng băng thông TEM trong đóng gói BGA và trên PCB. Đây là lý do chính Dk thấp được mong muốn ở các tần số cao hơn.

Các Yếu Tố Tổn Thất Khi Tổn Thất Trả Về Chi Phối

Khi tổn thất trở lại chiếm ưu thế, chúng ta cần loại bỏ bất kỳ yếu tố nào tạo ra sự không khớp trở kháng dọc theo đường kết nối, như đã được mô tả ở trên với đồng mịn hơn và giá trị Dk thấp hơn. Trong cả gói và PCB, một yếu tố tổn thất trở lại lớn là các chuyển tiếp dọc qua vias. PCB và gói sử dụng vias cho các chuyển tiếp dọc. Một gói chỉ sử dụng các chuyển tiếp dọc như một phần của kết nối từ bump đến ball, cuối cùng đạt đến ballout ở mặt dưới của gói BGA.

Nếu chúng ta chỉ nhìn vào lưới ở trên cho một via khác biệt đi qua từ một gói vào một PCB, chúng ta đã có thể chỉ ra nhiều tham số có thể cần được bao gồm và tối ưu hóa trong một thiết kế cụ thể. Nếu chúng ta liệt kê ra, chúng ta sẽ có những thứ sau:

• Đường kính khoan của via
• Chiều dài của via
• Đường kính pad
• Đường kính Antipad
• Số lớp được đi qua trong quá trình chuyển tiếp
• Kiểu via (mù, chôn, xuyên lỗ, skip vias)
• Giá trị Dk và Df của các điện môi
• Độ dày của mỗi lớp
• Số lượng vias may và vị trí của chúng

Đây là một danh sách lớn các tham số so với ba tham số được sử dụng để thiết kế một đường truyền. Đây là một trong những lý do mà thiết kế via băng thông rộng trở nên khó khăn ở các tần số rất cao. So sánh, việc thiết kế đường truyền khá dễ dàng, ngay cả ở băng thông lên đến 56 GHz.

Các Lựa Chọn Đường Truyền ở 56 GHz

Khi làm việc ở 56 GHz với tín hiệu số, loại định tuyến rất quan trọng. Người thiết kế cần chọn liệu các đường dẫn sẽ được định tuyến theo cấu hình microstrip, stripline, hay đường dẫn sóng đồng bằng. Trong một PCB, bất kỳ cấu hình nào trong số này đều có sẵn cho mục đích thực tế. Trong gói, chúng ta thường thấy cấu hình đường dẫn sóng stripline đồng bằng khác biệt, được biết đến với tên gọi định tuyến lớp bỏ qua.

Bảng dưới đây minh họa các lựa chọn khác nhau cho định tuyến cặp khác biệt trong PCB và gói. Hãy nhớ rằng chúng ta đang làm việc với các kênh chiếm ưu thế bởi tổn thất trở lại, và việc định tuyến có xu hướng dày đặc, khiến nhiễu chéo trở thành một mối quan tâm lớn. Các lựa chọn dưới đây cho thấy các ưu điểm khác nhau về đóng góp trở kháng hiệu ứng da và nhiễu chéo.

Bảng trên so sánh các lựa chọn mà bạn sẽ thấy cả trong gói và PCB. Việc sử dụng đường dẫn sóng đồng mặt phẳng khác biệt (cả trong microstrip và stripline) tạo ra một loại đường dẫn đồng trục, có thể có băng thông rất cao. Sự kết hợp giữa định tuyến đường dẫn sóng đồng mặt phẳng và định tuyến stripline khác biệt được gọi là định tuyến bỏ qua lớp.

Cách Tạo Định Tuyến Bỏ Qua Lớp

Mặt cắt ngang của định tuyến bỏ qua lớp được hiển thị dưới đây. Định tuyến bỏ qua lớp sử dụng ba lựa chọn như được chỉ ra trong ba bảng trong hình. Đặc điểm chung trong kiểu định tuyến này là hàng rào via được đặt dọc theo cặp vi sai.

Một cái nhìn từ trên xuống như dưới đây cho thấy các điều kiện khoảng cách chung trên hàng rào via dọc theo các stripline vi sai. Đây là cùng một loại điều kiện khoảng cách bạn sẽ thấy cho một đường dẫn sóng đồng mặt phẳng đơn lẻ cho một kết nối RF. Bằng cách đặt khoảng cách via và pitch gần nhau, cấu trúc này gần giống với một cấu trúc đồng trục vi sai.

Lý do khác cho việc sử dụng hàng rào via là để giới hạn trường điện từ xung quanh một cặp dây khác biệt và do đó giảm nhiễu chéo khác biệt. Dữ liệu dưới đây cho thấy rằng các sắp xếp định tuyến bỏ qua lớp xen kẽ có nhiễu chéo khác biệt thấp nhất. Bằng cách xen kẽ trên hai lớp khác nhau, bạn đang tăng khoảng cách giữa các cặp dây khác biệt, điều này cung cấp nhiễu chéo khác biệt thấp hơn nhiễu chéo khác biệt.

Hình trên minh họa các kiểu gói được sử dụng trong kết nối 112G và 224G bên trong chất nền IC. Nhưng khi bạn cần thiết kế một PCB cũng hỗ trợ truyền tải tín hiệu băng thông rộng ở những tần số cao này, các kiểu định tuyến trên cũng phù hợp. Thực tế, chúng tôi thích sử dụng định tuyến dải dẫn vì nó giảm nhiễu FEXT, vì vậy có lý do để cũng sử dụng định tuyến bỏ qua lớp với dải dẫn.

Chuyển Đổi Lớp tại 224G PAM-4

Chuyển đổi dọc qua via là thách thức vì những lý do tôi đã đề cập ở trên. Không chỉ thiết kế trở kháng là thách thức, mà via cũng phải được thiết kế để duy trì sự truyền dẫn TEM theo chiều dọc qua chuyển đổi lớp. Đây là một lý do khác mà chúng tôi ưa chuộng thiết kế HDI với khoảng cách chặt chẽ.

Dữ liệu dưới đây cho thấy tần số cắt TEM xấp xỉ trong chất nền IC như một chức năng của khoảng cách bóng trong gói BGA. Như chúng ta có thể thấy, sự truyền dẫn TEM kết thúc và một chế độ cấp cao hơn được kích thích ở 59 GHz trong gói có khoảng cách bóng 0.8 mm, cơ bản không để lại biên độ an toàn cho kênh 56 GHz. Đây là lý do tại sao chúng tôi ưa chuộng khoảng cách bóng nhỏ hơn: điều này sẽ tăng tần số cắt cho sự truyền dẫn chế độ TEM.

Có một số nhà thiết kế có kinh nghiệm hơn bản thân tôi sẽ nói rằng việc sử dụng via khâu là vô nghĩa trên các cặp dây khác biệt và rằng nhu cầu về via khâu là một huyền thoại. Tại đây, via khâu hoàn toàn cần thiết trên các cặp dây khác biệt, nhưng lý do không đơn giản chỉ là cung cấp một số đường trở về. Lý do là vì nó đảm bảo sự truyền dẫn chế độ TEM lên đến các tần số cao hơn. Khi khoảng cách bóng và do đó khoảng cách via khâu nhỏ hơn, tần số cắt chế độ TEM cao hơn. Các nhà thiết kế bao bì đã biết điều này từ nhiều năm trước, nhưng lớp cũ của các chuyên gia PCB tốc độ cao dường như không hiểu được sự thật này.

Giống như chúng ta đã thực hiện trước đây cho việc may vias xung quanh lớp chuyển tiếp bỏ qua, chúng ta cũng có điều tương tự ở mặt dưới của gói BGA của mình. Lý do là nó cũng giảm nhiễu chéo vi sai trong giới hạn băng thông TM. Đây là một điểm mà các nhà thiết kế tốc độ cao lâu năm sẽ nói là không có thật, nhưng thế giới thiết kế backplane VPX đã biết điều này trong nhiều năm. Các nhà thiết kế gói cũng hiểu rõ sự thật này và họ áp dụng nó trong thiết kế ballout.

Chế độ điều chế tiên tiến hơn là chìa khóa để tăng băng thông

Trên 28 GHz Nyquist, hoặc nói một cách thực tế, trên 56 Gbps tín hiệu NRZ/RZ, giới hạn TEM và độ nhám là những yếu tố chính giới hạn băng thông. Ngành công nghiệp đang hướng tới vật liệu có Dk < 3 với độ dày lớp rất thấp, cũng như quy trình xử lý tiên tiến hơn, điều này sẽ cho phép tăng giới hạn TEM trong gói và PCB. Tuy nhiên, vấn đề độ nhám của đồng vẫn còn và không đơn giản chỉ là tăng gấp đôi tốc độ đồng hồ để tăng gấp đôi tốc độ dữ liệu.

Do đó, tôi mong đợi rằng việc tăng gấp đôi tốc độ dữ liệu tiếp theo sẽ yêu cầu chuyển sang PAM tiên tiến hơn với >4 mức tín hiệu. Ví dụ, với PAM-8, bạn sẽ truyền 3 bit mỗi UI, và tần số Nyquist trong kênh 448G sẽ là 74.67 GHz. Loại điều chế cấp cao hơn này có thể là chìa khóa cho việc tăng gấp đôi tốc độ dữ liệu tiếp theo; ví dụ, PAM-16 sẽ cho phép tăng gấp đôi tốc độ dữ liệu 4-bit mỗi UI và sẽ cho phép truyền dữ liệu 448G chỉ với băng thông 56 GHz, nhưng với biên độ nhiễu được nén cao.

Dù công nghệ nào cuối cùng sẽ cho phép tăng gấp đôi tốc độ dữ liệu tiếp theo, các nhà thiết kế PCB và nhà thiết kế bao bì có thể tạo ra những hệ thống này và nhiều hơn nữa với các tính năng thiết kế tiên tiến trong Altium Designer®. Để thực hiện sự hợp tác trong môi trường đa ngành nghề ngày nay, các công ty đổi mới đang sử dụng nền tảng Altium 365™ để dễ dàng chia sẻ dữ liệu thiết kế và đưa dự án vào sản xuất.

Chúng ta mới chỉ khám phá bề mặt của những gì có thể thực hiện với Altium Designer trên Altium 365. Bắt đầu dùng thử miễn phí Altium Designer + Altium 365 ngay hôm nay.