筆者について

Bil Herd

最新の記事

シルクからソルダーマスクまでのクリアランス：追加する必要があるPCB設計ルール

シルクからはんだマスクまでのクリアランス：追加する必要があるPCB設計ルール 1 min Blog Altium 20を使い始めたとき、箱から出したそのままで、標準的なプリント基板（PCB）を作る方法に関してほぼ全てをカバーしているデフォルトの設計ルールチェック（DRC）に感銘を受けました。Altium Designerはデフォルトで「10ミル」ルールに設定されており、これは銅のトラックの標準的な間隔や幅が10ミルであることを意味します。さらに、他のほとんどの間隔もデフォルトで10ミルに設定されています。これにはトラック同士、パッドとトラック、スルーホールと他のパッドやビアとの間隔など、想像できるほぼ全てのものが含まれます。例外は、シルクとはんだマスクのクリアランスと、パッド周りのはんだマスクの拡張クリアランスで、どちらもデフォルトで4ミルに設定されています。新しい設計を始めるということは、回路基板にとって重要なPCB設計ルールを選択することを意味します。このルールセットはPCB製造会社によってサポートされ、エンジニアが機能的な回路基板を設計するのを助けます。デフォルトの10ミルルールには例外が存在し、特に密度や複雑さが増すと、全く異なる設計ルールのセットが存在することがあります。例えば、ボールグリッドアレイ（BGA）フットプリントを持つ集積回路（IC）の下の領域などがそうです。密度が増加するにつれて、または信号エッジレートが増加するにつれて、これらのルールが他の単位や複雑さのレベルでリストされることは珍しくありません。 PCB設計ルールは製造能力に合わせるべきです私はよく「6ミルルール」で設計することを好みます。なぜなら、オンライン注文手続きを使用してPCB製造業者を通じて素早く小さな設計を行うからです。新しいPCBの設定をする際には、使用したいPCB製造の範囲と PCB製造予算の見積もりを決定します。ルールセットと製造業者のタイプが決まったら、製造能力を調べてAltium Designerが理解できるルールやポリシーに翻訳する必要があります。しばしば、そのベンダーの能力をほぼ一行ごと、統計ごとに表す一般的な「xミルルール」ルールセットに加えて、ベンダー固有のルールセットを作成します。複雑さが増すにつれて、それに応じてルールセットを適応させ、それが表す製造上の妥協点を理解することが重要になります。製造プロセスを理解することは、これらの場合に役立ちます。例えば、ボードの中心部はドリルから銅への登録が最も良好で、ルールをより柔軟に適用できる場所かもしれません。別の見方をすると、ルールを曲げ、製造能力を押し上げる必要がある場合には、可能な限り成功の確率を統計的に高めることが最善です。デフォルトの設計ルールや IPC基準で定義されている典型的な導体間クリアランスに加えて、組み立て欠陥を生じさせることなく密度を高める必要がある場合に考慮すべき他のクリアランスがあります。これらのクリアランスには、多くの設計者がデフォルト値をそのまま使用することが多い、はんだマスク（または「はんだレジスト」）とシルクスクリーンが関係します。代わりに、Altium Designerが不必要なエラーを引き起こさないように、カスタム値を設定してください。はんだマスクスリバーもし非常に高密度の設計を行っていて、パッドのクリアランスが非常にタイトになり始めた場合、パッド間に残るはんだマスクのスリバーを単純に除去できるエリアを定義することが理にかなっています。コンポーネントのパッド周りにはんだ抵抗の拡張が定義されている場合、マスクの開口部が重なっていれば、パッド間に残るはんだマスクはすでに除去されます。これにより、信頼性のある製造が難しい小さすぎるはんだマスクのスリバーを自動的に除去できます。このルールは、特定のパッドクラス、特定のネット、さらには特定のフットプリント間のはんだストップマスクのスリバーを管理する簡単な方法を提供します。例として、上の画像では、1206フットプリントとすべてのパッド間の最小はんだマスクスリバーに制約を設定しました。異なる層間、異なるパッドクラス間で個別のルールを適用することができます。はんだマスクの拡張ルールを曲げる別の例は、高密度のピンやパッドの周りのはんだマスクの拡張を減らし、ピン/パッド間に十分なはんだマスクが残るようにすることです。これにより、はんだダムとして機能し、組み立て中のはんだブリッジを防ぐことができます。これは明らかにトレードオフであり、はんだ抵抗のミスレジストレーションの余地が少なくなり、はんだ付けの可能性やはんだブリッジの可能性に影響を与える可能性があります。

すべてがアナログです

すべてがアナログです 1 min Blog 「全部アナログだ！」と私は力説し、効果を出すためにしばしばテーブルを叩いた。部屋にいる私を知る人々は作業を続け、私を信じない人々は目を転がすことが見られたが、時々新入社員や学校を出たばかりの人が私の注意を引き、「デジタルはどうなの？」と尋ねることがあった。時は1980年代半ば、私はコモドールビジネスシステムズでシニアデザインエンジニアとして働いており、それは私のミスが何百万もの製品に再現されることを意味していた。私は大学には行ったことがなく、ライセンスを持つテレビ修理技師としてキャリアをスタートさせ、ランクを上げていった。自分が独学だったと言うのは完全には正しくない。なぜなら、さまざまなエンジニアリング部門に入ると、私の周りの才能ある人々から学んだからだ。また、自分のミスであれ他人のミスであれ、ミスから学ぶことを心がけていた。「ECL世代」の時代を飛ばして、「TTL世代」に移ると、デジタル的な意味合いで考える誘惑に駆られるようになりました。つまり、信号を「ハイ」または「ロー」と呼んだり、さらに短い言葉で「1」や「0」と呼ぶようになりました。簡単ですよね？もちろん、今ではSignal Integrity (SI)やPower Distribution Network (PDN)のような用語を知って使用していますが、当時は消費者向けや小規模産業機器のプロセッサーは比較的新しいものでした。突然、デジタルは扱うがアナログは扱わないという新しい世代のエンジニアが現れました。私が後に知ることになるのは、彼らの多くがグラウンドループ、FCCの放射/感受性、電源設計、さらにはリセット回路まで自分たちの快適ゾーン外だと考えていたことでした。個人的には、仕事は全方位的であるべきだと考えており、私のチームに加わった適切に教育されたエンジニアに最初に教えたことは、チップの接合部温度をどのように計算するかでした。例として、コモドールに着任した時、C116/C264/Plus4になる予定だったリセット回路の提案を見たところ、誰かがキャパシタを抵抗器に接続し、それを+5Vの電源からゲートの入力に繋いだ回路で構成されていました。私はこれでは絶対に機能しないと声を大にして主張しました。学校教育も受けていない長髪の若者が、そこで働き始めた最初の週にこれを言っている様子を想像してみてください。少なくとも、まだ仕事中に靴を脱ぎ始めていなかったです。そこで、エンジニアが説明してくれました。彼は、ストレスが少ない環境へ移るところの退職予定のエンジニアでしたが、会社の創設者が新しいコンピュータに搭載できるチップの数を9個に制限していたとのこと。私は忍耐強く、それでも回路は機能しないと説明しました。コモドールの対応は、新しいコンピュータラインの責任者に私を任命し、問題を私のものにすることでした。私は専用のリセット回路として555タイマーチップを追加し、創設者は私を解雇しませんでした。結局のところ、私たちはそれがどんな数量でも、低くても高くても機能する必要がありました。最新の怒りに話を進めると、私はCommodore C128の設計とハードウェアを担当しており、デュアルプロセッサシステム（デュアルグラフィックプロセッサーと合計144MBのDRAMを含む）を2層ボードに搭載し、それを数百万台もの量で動作させなければならなかったのです（そしてそれは1985年のことです）。問題の核心は、ほとんどの設計者が95％の場合や、ほとんどの電圧やチップの組み合わせで動作するものを作り出せるかもしれないが、200万回の2％の問題は、スキッドやスクラップの山になる機械が非常に多いということです。これらの数字は、チップのブランドやバリエーション、そして温度や電圧のあらゆる組み合わせに対する感度の問題を引き起こす可能性があります。私は、聞く耳を持つ人に、彼らが「低い」と呼んでいたものは、ドライバーチップが最大で.4Vの出力を持つ可能性がある中で、チップによって見られる閾値電圧が.8Vであることを印象付けるために一生懸命働きました。これは、ノイズマージンに対してわずか.4Vしか残らないということです。私たちは、ORゲートが「よりノイズが多い」と冗談を言っていました。なぜなら、どちらの入力にも.4Vを超えるスパイクがあると、出力が無効になり始める可能性があるからです。私たちが行っていたことの難しさをさらに増す事実は、消費者部門でマルチレイヤーボードを一度も、決して使用するとは思わなかったことです。それは、今日の基準では、私たちの電源トレースが単なる大きな信号トレースに過ぎなかったことを意味しており、電源と信号のトレースのインピーダンスは、レイアウトの運次第で大きく変わりました。これは、悪い振る舞いを予測するための実用的なツールがなかった時代でした。その結果、私たちは振る舞いが悪いだろうと単に仮定していました。IC設計者でさえ、チップが回路図と一致しているかどうかを教えてくれるツールを持っておらず、チップを製造してテストすることでのみ、最終的な答えが得られました。システムについても同様で、何を持っているのかを見るためには、それを構築しなければなりませんでした。新しい設計を始める際に私が持っていた二つの原則がありました。一つ目は、全ての電源とグラウンドをグリッド化することで、全てのチップは電源とグラウンドの両方に二つのパスを持つべきであり、これは理論上スタブが存在しないことを意味していました。二つ目は、実際には出発点であり、それは当時最も厄介な獣であったDRAMの配置と配線を行うことでした。全てのDRAMが正しく作られているわけではなく、全ての電源がその許容値を保持しているわけではない（DRAMはある面で電圧に敏感です）、そしてタイミングを生成するチップ自体に問題がありました。私たちの一つの優位点は、電源のPCBレイアウトがこれらの問題にも寄与しないようにしようとすることでした。次に、マスタークロックを含むグラフィックチップを配置します。これはボード上で最も基本的な高周波数です。私たちは自動的にこの設計の部分を囲む小さなシールドを設計しました。私たちの罪が始まり、それらの罪を覆い隠す作業も始まりました。終わった時、私たちは一般的に今日の基準では散らかった状態になっていました。そして再び、私たちのテストは数個や数千個を生産できるかどうかではなく、最低でも百万個が基準で、一般的には五百万個を超えていました。高低に戻ると、当時の信号は鐘のように鳴ったり、途中で拾った反射やクロストークが半ダースも現れたりしました。基板上にはグラウンドやシールド、分離のためのスペースがこれ以上なく、スケジュール上でも「最初からやり直す」時間はもうありませんでした。これは、私たちが環境を理解し、適応する必要があることを意味していました。残念ながら、その時に私たちが行ったのは、正常に動作しているように見えるように「調整」することでした。DRAM制御信号の遷移など、重要な時期に落ち着く限り、アーティファクト（不具合）と共に生活しました。