サインイン

Power Analyzer by Keysight

Power integrity analysis at design time.

Learn More

パワーインテグリティ

リソースライブラリを参照して、PCB設計とパワーインテグリティの詳細をご覧ください。

The Complete Guide to PCB Power Integrity Power Analyzer by Keysight PDN Analyzer PDN Analyzer for DC Power Integrity PDN Design for the PCB Designer

On-Demand Webinars

Missed our live stream webinar? Watch all of Altium's on-demand webinars here.

View More ウェビナー

Webinars 電流密度解析ツール PDN Analyzer^™ 2.0 エレクトロニクス設計の密度と複雑さが増し続ける中、電源分配ネットワーク (Power Distribution Network: PDN) の電圧と電流性能に対する設計上の影響を完全に理解することは、今までにないほど困難かつ重要になっています。プロトタイプ設計後の検討事項としてPDNの問題を扱うのではなく、基板レイアウトプロセスの一環として、すべてのIRドロップ、電流密度の問題、および電圧降下を正確に識別して解決する方法が必要です。 AltiumDesigner^®用のCST^®を搭載したPDN Analyzer^™を使用すると、基板設計プロセスで発生したPDNの問題を統一環境の設計ワークスペース内で簡単に解決できます。以下は、セッションで紹介されたトピックとなります。 PDN Analyzer^™ 2.0の機能紹介電流密度と電圧降下に関するレイアウトの分析方法 PCBエディタで直接統合設計プロセスの一環としてPDN Analyzerを効率的に使用する方法 PDN Analyzerの分析結果に基づく電源分配の最適化今すぐAltium Designerの拡張機能である PDN

Articles

View More Articles

0:50:4 Webinars パワーインテグリティーの問題を簡単に解決

Altium Designerに内蔵されているKeysightのパワー・アナライザーを使用すると、基板の設計プロセスで発生するPDNの問題を統合設計環境で簡単に解決できます。

USB Type-C パワーデリバリーをあなたの設計に追加しましょう！

Altium Designer Projects USB Type-C パワーデリバリーをあなたの設計に追加しましょう！この記事では、Phil SalmonyがUSB Type-C Power Deliveryの基礎を探求し、専用のPD ICを自分のPCB設計に簡単に組み込む方法を学びます。

学習演習 - 電圧レギュレータテスト治具

学習演習 - 電圧レギュレータテストフィクスチャこの記事では、Mark Harrisが不完全なプロトタイプをどのようにして正しい方向に戻すか、将来の改善のためのいくつかのアイデアを見ていきます。

PDNインピーダンス解析、およびモデリング：回路図からレイアウトまでシグナルインテグリティーはよく話題になりますが、シグナルインテグリティーはパワーインテグリティーと密接に関連しています。これは、電源/電圧レギュレーターからのスイッチングノイズまたはリップルを減らすだけではありません。PCB内のPDNのインピーダンスにより、基板のコンポーネントが電源の問題が原因で設計どおりに機能しなくなる設計上の問題が明らかになります。ここでは、PDNインピーダンス解析の基本モデルについて理解していきます。PDNインピーダンスのある程度、正確なモデルを構築できれば、コンポーネントに適したデカップリングネットワークを設計し、PDNのインピーダンスを許容範囲内に保持できます。 PDNインピーダンス解析を行う理由この記事をご覧の高速、および高周波設計者の方は、この質問に対する答えを既にご存じだと思います。しかし、技術的な需要の高まりに合わせ、全ての設計者が予想より早く高速および高周波設計者になることが考えられるため、PDNインピーダンスがPCBの信号の動作に与える影響を理解しておくことが重要です。残念なことに、この情報は必ずしも1つの場所に適切にまとめているわけではないため、ここで詳しく説明したいと思います。簡単にまとめると、PDNインピーダンスは回路の次の側面に影響します。電源バスノイズ。PCBの過渡電流が原因で生じる電圧リップル。PDNインピーダンスは周波数の関数であるため、スイッチングによって生じる電圧リップルも周波数の関数になることに注意してください。これらの過渡電流は、電圧レギュレーターからの出力のノイズレベルに関係なく発生する可能性があります。電源バスノイズの減衰。場合によっては、電源バス上のリップルがリンギング（減衰不足過渡振動）として示されることがあります。これは、デカップリングコンデンサーのサイズが適切でない場合、またはデカップリングネットワークでデカップリングコンデンサーの自己共振周波数が考慮されていない場合に発生する可能性がある1つの問題です。必要なレベルのデカップリング。従来、コンデンサーは自己共振周波数が相対的に低い（100MHz以下）ために、TTLと高速のロジックファミリーを使用するPCBでデカップリングを確保するには不十分でした。そのため、設計者はデカップリングを確保するのに十分な静電容量を提供するために、プレーン間静電容量を使用していました。自己共振周波数がGHzの新しいコンデンサーを利用すれば、高速/高周波PCBでデカップリングを十分提供することができます。電流リターンパス。リターン電流は最小抵抗（DC電流の場合）または最小リアクタンス（AC電流の場合）の経路をたどります。グラウンドネットワークのインピーダンスはスペースによって異なり、信号トレースとPDN間の寄生結合に一部、依存します。 IRドロップ。電源およびリターン電流のDC部分では、PDNを構成する導体の固有抵抗により一定の損失が生じます。以下の画像はPDN解析結果の例で、特定の信号トレースの下を通るリターン電流と、同じGNDプレーンのDC電流を示しています。タイミングジッター。信号の伝播時間は有限であるため、デカップリングコンデンサー、およびレギュレーターから引き出される電流がスイッチングコンポーネントに到達するまで時間がかかります。これらの信号がコンポーネントに到達すると、出力信号に干渉し、信号の立ち上がり時間にジッターを発生させる可能性があります。一般的に、パワーレールのノイズによるタイミングジッターは、ノイズの強度、およびレギュレーターとコンポーネント間の長さに応じて増加します。長いパワーレールでは、タイミングジッターが数ナノ秒で数百に達して、データの同期がとれなくなり、ビットエラー率が増加する可能性があります。このPDNアナライザー出力の信号トレースに注目 PDNインピーダンス解析の簡略モデル