Mobile menu
シグナルインテグリティ
ホーム シグナルインテグリティ

シグナルインテグリティ

リソースライブラリを参照して、PCB設計とシグナルインテグリティの詳細をご覧ください。

What is Signal Integrity? PCB Design Fundamentals xSignals in Altium Signal Integrity Stimulus Design Rules Basics of Signal Integrity Analysis

ガイドブック

Explore Guidebooks for Signal Integrity for PCBs and start creating today!

View More ガイドブック
マルチボードPCBのシグナルインテグリティ マルチボードPCBシグナルインテグリティ：完全ガイド 1 min Guide Books PCB設計者 電気技術者 システムエンジニア/アーキテクト PCB設計者 PCB設計者 電気技術者 電気技術者 システムエンジニア/アーキテクト システムエンジニア/アーキテクト マルチボードPCBアセンブリは、信号整合性のルールを守り、低EMIを確保しなければなりません。これら二つの側面は密接に関連しており、この包括的なガイドで説明されています。 記事を読む
DDR5 PCB設計と信号整合性：設計者が知っておくべきこと DDR5 PCBレイアウト、ルーティング、およびシグナルインテグリティガイドライン 1 min Guide Books PCB設計者 電気技術者 PCB設計者 PCB設計者 電気技術者 電気技術者 DDR5規格のリリースが2020年7月に発表されました。これは、提案された規格に従う最初のRAMモジュールの開発が発表されてから約18ヶ月後のことです。この規格では、ピーク速度が5200 MT/秒/ピンを超えることが可能であり（DDR4の3200 MT/秒/ピンと比較して）、JEDECで評価された速度は最大6400 MT/秒/ピン、チャネル帯域幅は最大300 GB/秒まで増加します。 この新世代のメモリは、8GB、16GB、32GBの容量で、技術がより商業化されるにつれて、以前の世代よりも需要が上回ると予想されます。 より高速な速度、より低い供給電圧、そしてより高いチャネル損失は、DDR5のPCBレイアウトと設計において厳格なマージンと許容誤差を生み出しますが、DDR5チャネルの信号整合性は一般的な信号整合性メトリクスを用いて評価することができます。この分野には取り上げるべきことがたくさんありますが、この記事では、DDR5における信号整合性を確保するための重要なDDR5 PCBレイアウトおよびルーティングガイドライン、およびDDR5チャネルにおける重要な信号整合性メトリクスに焦点を当てます。 DDR5アイダイアグラムとインパルス応答 DDR5チャネルの信号整合性を調べるために使用される重要なシミュレーションには、アイダイアグラムとインパルス応答の2つがあります。アイダイアグラムは、シミュレートすることも、測定することもできますし、終端されたチャネルでのインパルス応答も同様です。どちらもチャネルが単一ビットおよびビットストリームを伝送する能力を測定し、チャネルの解析モデルが因果関係の観点から評価されることを可能にします。以下の表は、これらの測定/シミュレーションから得られる重要な情報をまとめたものです。 インパルス応答 アイダイアグラム 測定内容 単一ビット応答 ビットストリームへの応答 測定から判断できること - チャネル損失 (S21) - 記事を読む
PCB設計におけるEMI/EMC基準の達成 PCB EMI/EMC ガイドライン：あなたの設計でEMI/EMC基準を満たす 1 min Guide Books もし、携帯電話を2台並べたら、突然どちらも正常に動かなくなったらどうでしょう？幸いにも、このようなことは起こりません。なぜなら、設計者や製造業者が、これらのデバイスが導電性および放射性の電磁干渉（EMI）に関するEMC基準に準拠するように、真剣な努力をしているからです。どのデバイスも、市場に出る前にEMC基準を満たしている必要があります。 これは複雑に聞こえるかもしれませんが、次のデバイスがEMCテストに合格するのを助けるための、いくつかのシンプルな設計戦略があります。さまざまなEMC基準団体とその仕様を知ることから始めるのが良いでしょう。 PCB設計のためのEMC/EMI基準 EMC基準は、規制基準と業界基準の2つの広いカテゴリーに分かれます。あなたの設計のための規制基準は、製品を市場に出して販売したい場所（必ずしもそれが設計されたり製造されたりする場所ではない）に依存します。最初のEMC基準のいくつかは、1979年にアメリカ合衆国連邦通信委員会によって確立されました。その後、ヨーロッパ共同体が独自のEMC基準を定義し、これが将来の欧州連合基準の基礎となり、現在はEMC指令として知られています - 正式には欧州議会の電磁両立性（EMC）指令2014/30/EUと命名されています（ こちらからヨーロッパの基準を見ることができます）。 業界標準への適合は、法的な問題だけでなく、特定の環境やアプリケーション領域で展開される電子機器の一貫性と相互運用性を保証するための業界固有の問題でもあります。効果的に、業界のEMC標準は、製造、組立、性能などの他の業界標準と同じ役割を果たします。EMC要件を定義する主要な業界標準機関および規制機関には、 米国連邦通信委員会（FCC） 米国連邦航空局（FAA） アンダーライター・ラボラトリーズ（UL） アメリカ無線技術委員会（RTCA） 国際電気標準会議（IEC）、通じて国際特別無線障害委員会（CISPR） 国際標準化機構（ISO） 自動車技術者協会（SAE） 電気電子技術者協会（IEEE） 米国軍を通じてのMIL-STD標準セット IECおよびCISPRの標準はヨーロッパでより人気がありますが、IEEEの標準は米国でより人気があります。特に、IEEEの標準はアンテナ校正試験の基礎を形成します。MIL-STDのEMC要件は、世界で最も厳格な標準の中の一つであり、電子機器の商業セクターに適応される最初の標準のいくつかでした。 EMC標準に準拠するための広範な要件 企業が非準拠のデバイスや製品をリリースした場合、警告を受けるか、 記事を読む
制御インピーダンスルーティングのためのPCB設計ガイドライン PCBルーティング中の制御インピーダンスに関するPCB設計ガイド 1 min Thought Leadership 1831年6月、サー・ジェームズ・クラーク・ロスはカナダ北部のブーシア半島で北磁極を発見しました。しかし、「発見」という言葉が示すように、北磁極が静止しているかのように思われがちですが、実際には北磁極と南磁極は絶えず移動しています。地球の磁場は時間とともに変化し、その変化が起こると、極の位置も移動します。年間55kmの移動速度を考えると、「極急行」という新たな意味が出てくるかもしれません。 しかし、PCB内での信号の伝達を考える際には、一方の極から他方の極への移動にかかる時間、費用、エネルギーを心配する余裕はないかもしれません。トレースのルーティングやトレース幅は重要ですが、回路基板のグラウンドプレーン上のトレースは、差動インピーダンスの追跡を難しくすることがあります。トレースや制御インピーダンスのルーティングにおいて、PCB設計ソフトウェアを最大限に活用する方法を学ぶことが役立ちます。 複雑なインピーダンスの探求 インピーダンスに関して、「極性」という概念は異なるタイプの探求を意味します。複素インピーダンスは、多成分AC回路を扱う上で重要なツールです。これらの回路における電圧や電流を正弦と余弦で表す代わりに、インピーダンスを複素指数またはとして表現できます。インピーダンスは、特定の周波数での単一の複素指数に対する電圧/電流比として機能します。 そこから、個々の回路要素のインピーダンスを純粋または実数の虚数として表現できます。これにより、理想的なインダクタの純粋に虚数のリアクティブインピーダンスは次のようになります： 一方、理想的なキャパシタの純粋に虚数のリアクティブインピーダンスは次のように現れます： 純粋または虚数への移行には、実軸に沿った抵抗を持つ複素平面の使用が必要です。ここで、キャパシタとインダクタのリアクタンス値は虚数となります。虚数のインピーダンスはインピーダンスのリアクティブ成分を提供し、リアクタンスによって発生する位相の変化を評価することを可能にします。 RLおよびRC成分の直列組み合わせでは、ベクトルの成分として成分値を加算できます。複素数として、これらの値は抵抗と同じ単位を持ちます。 複素インピーダンスの極形式 RL回路とRC回路の複素表現の極形式は、電圧と電流の振幅と位相の関係を示す二次元座標系として現れます。平面上の各点は、基準点からの特定の距離と基準方向からの特定の角度にあります。基準点は極として機能し、基準方向における極からの光線は極軸を指します。極からの距離は半径または極座標であり、角度は極角を表します。 極形式では、複素インピーダンスの大きさは電圧振幅と電流振幅の比と等しくなります。複素インピーダンスの位相は、電圧よりも電流の位相シフトと等しくなります。方程式の形では、インピーダンスは次のように現れます： 大きさは電圧差振幅と電流振幅の比を表し、引数Ɵは電圧と電流の位相差を与えます。一方、は虚数単位を表します。複素インピーダンスの極形式を使用すると、インピーダンス量の乗除が簡単になります。 制御インピーダンスPCBルーティングのためのトレースを計画できることが必要です PCBインピーダンスコントロール 複素インピーダンスとその極形式に関する非常に簡潔な議論は、 インピーダンスの計算に伴う数学的な複雑さと、PCB設計におけるインピーダンス制御に遭遇する困難な問題の両方を強調しています。多層の高周波回路は、伝送線として機能する多数のビアと分岐を含んでおり、ソースと負荷の間でエネルギーの反射が発生する可能性があるため、問題はさらに困難になります。回路のタイプや複雑さに関わらず、信号経路に沿った全てのインピーダンスが一致する場合にのみ、最大の信号伝送が発生します。 回路基板の設計に最良の実践を用いることで、トレースが適切に配線され、インピーダンスが適切に一致するようにすることができます。ソースの出力インピーダンス、トレースのインピーダンス、および負荷の入力インピーダンスを一致させるには： コンポーネントのインピーダンスを一致させる トレースの特性（長さ、幅、厚さなど）を測定する 所望のインピーダンスを達成するためにマイクロストリップを使用する 記事を読む

ウェビナー

Explore upcoming and on-demand webinars for Signal Integrity for PCBs.

View More ウェビナー

ビデオ

Watch videos for Signal Integrity for PCBs to learn more!

View More ビデオ

Technical Documentation

Explore Technical Documentation related to Signal Integrity

View Tech Docs
Technical Documentation シグナルインテグリティ解析に向けた設計の準備 この記事では、Altium Designerでシグナルインテグリティ解析を実行する前に必要な設定作業を順を追って解説します。不正確な結果を避け、解析に必要な設計情報を把握するのに役立ちます。解析可能なネット、コンポーネントとピンへの適切なモデル割り当てが重要な理由、電源ネットルールやPCBレイヤースタックの設定が解析に与える影響について説明します。また、Signal Integrity Model Assignmentsダイアログや手動でのモデル設定を使用して、コンポーネントを適切に準備する方法も紹介します。さらに、変更が一時的に適用される場合と、回路図に保存される場合の違いも明確にします。想定外の問題を減らし、より確信を持って解析に進めるよう、正確なシグナルインテグリティ解析結果を得るための準備を確認しましょう。 - 解析可能なネット、モデルの種類、電源ネットルール…
Technical Documentation シグナルインテグリティ解析の設定と実行 この記事では、Altium Designerでシグナルインテグリティ解析を設定して実行する方法を、SI Setup Optionsでの初期設定から、Signal Integrityパネルを使用したスクリーニング結果の確認、不合格または未解析のネットの調査、環境設定の調整まで順を追って解説します。回路図のみのモードでの動作、デフォルトの許容値とルールの適用方法に加え、パネルに用意されたツールを使って設計を再解析し、ネットの詳細データを確認し、クロスプローブで問題箇所を特定し、レポートを生成する方法も説明します。どこから始めればよいか、解析によって何がわかるか、Altium Designer内で結果をどのように活用すればよいかを実践的に把握したい方は、ぜひこのままお読みください。自信を持って作業を進めるためのガイドとして役立ちます。 - シグナルインテグリティ解析のオプションを設定し…
Technical Documentation シグナルインテグリティ解析結果の操作 この記事では、Altium Designerでシグナルインテグリティ解析の結果を読み取り、活用する方法を解説します。反射解析とクロストーク解析のデータがSDFドキュメント内でどのように整理されるか、チャート、プロット、波形が何を表すか、また、終端設定やスイープオプションによって表示内容がどのように変わるかに焦点を当てます。さらに、レイアウト後の解析で得られた波形からPCBへクロスプローブする方法や、解析を繰り返し実行して同じシミュレーションデータファイルに結果を蓄積した際の動作についても説明します。シミュレーション出力が何を示しているかをより深く理解し、その結果を次の設計判断に活かしたい方は、ぜひこの実践的なガイドを読み進めてください。 - 反射解析とクロストーク解析の結果が、チャート、プロット、波形としてどのように構成されるかを学びます。 - 有効になっている終端とスイープ設定によって…

Articles

Explore more popular content for Signal Integrity for PCBs!

View More Articles
ブロードバンドインピーダンス制御と信号整合性を確保する 高速信号の周波数範囲と帯域幅とは何か？ 1 min Blog 電気技術者 電気技術者 電気技術者 高速信号の周波数範囲と帯域幅は、信号の整合性に影響を与えます。PCB内で広帯域信号を収容できる最高の設計ツールを使用してください。 記事を読む
SRAMユーザーのためのPCB設計のヒント：データ損失を防ぐ方法 SRAMとは何か？PCB設計のヒントとデータ損失の防止方法 1 min Thought Leadership SRAMは電源が切れるとデータを失います。 編集ソフトウェアの最高の発明の一つは、最悪のタイミングでマーフィーの法則が発動するのを防ぐオートセーブ機能です。数十年前、オートセーブ機能が存在しないことが、「保存」ボタンを押すことを渋っていた私にとって悪化し、重要な大学の課題の数ページが文字通り消去されたとき、私はほとんど泣きました。 電子機器では、SRAMを設計する際の課題を認識していないと、静的ランダムアクセスメモリ（SRAM）に格納されているデータ全体を失うリスクがあります。これは、SRAMが重要な変数を格納している場合、特にハードウェアの予測不可能な動作を引き起こす可能性があります。 SRAMとは何か、そしてどのように機能するのか？ SRAMは、組み込みシステム設計で一般的に使用される不揮発性メモリです。ロジカルビットで情報を格納し、動作電圧が供給されている限りその値を保持します。電源が切断されると、SRAM全体がデフォルト値、通常はロジック1に相当する値にリセットされます。 SRAMの内部は、複数のセルによって構成されています。これらのセルには、いくつかのトランジスタによって制御されるバイステーブルフリップフロップが含まれています。特定のアドレスに情報が格納されると、いくつかのフリップフロップがデータのデジタル値を表すように適切にラッチされます。 SRAMは電源が切れると情報を保持できないにもかかわらず、追加の作業用メモリが必要な設計で定期的に使用されます。FlashやEEPROMなどの他の揮発性メモリコンポーネントと比較して、SRAMは無視できる読み取りアクセス時間を持ち、データはランダムなメモリアドレスに書き込むことができます。 他の電子部品と同様に、SRAMは年々改良されてきました。SRAMが40ピン以上の大型コンポーネントであり、並列アドレスバスがまだ一般的なインターフェースだった時代は過ぎ去りました。今日のメモリメーカーは、 SPIやI2Cのようなシリアルインターフェースを備えたSRAMを生産し、フォームファクターを8ピンまで大幅に削減しています。 SRAMを設計する際の主要な考慮事項 SRAMの設計にさらなる考慮を払うことで、大きな違いが生まれるかもしれません。 SRAMを使った設計は簡単な作業のように思えるかもしれません。結局のところ、ピン数が少ないメモリチップを使った設計が何が難しいのでしょうか？しかし、経験上、実際には多くの問題が発生する可能性があることを学びました。部品選択から製造後の問題に至るまで、多くの問題に遭遇する可能性があります。ここでは、初心者レベルのPCB設計者に役立ついくつかのヒントを紹介します： メモリ容量 最大容量のSRAMを選ぶべきでしょうか？それともプロジェクトの要件に合ったものを選ぶべきでしょうか？これは、ファームウェア開発者を悩ませる質問であり、ハードウェア設計者にとってはそうではありません。メモリメーカーは通常、同じ物理パッケージで異なる容量のSRAMを導入します。これは、メモリ容量の選択が変わっても設計を変更する必要がないことを意味します。 インターフェースタイプ SRAMでよく使用されるインターフェースにはSPIとI2Cがあります。SPIはデータの書き込みと読み出しに4つの物理ピンを必要としますが、I2Cは2つの物理データ接続のみを必要とします。一般に、SPIはより高速なアクセスを提供しますが、SPIバス上の各ICに個別の制御信号が必要です。I2Cは、複数のメモリチップがマイクロコントローラに接続されている場合に理想的で、データ信号とクロック信号のみが必要です。 デカップリングコンデンサ 革新的な不揮発性メモリー、フラッシュや FRAMのようなものが登場している今、バッテリーバックアップSRAMを設計することはほとんどないでしょう。これにより確かにSRAMの設計は容易になりますが、安定した電源供給の重要性を見落としてはいけません。SRAMのVccピンにできるだけ近い場所にデカップリングキャパシタを配置することを常に確認してください。電源の不安定さによるデータの破損は、絶対に避けたい最後の事態です。 デカップリングキャパシタは、グラウンドバウンスの問題を防ぐのにも役立ちます。 記事を読む
実環境におけるシグナルインテグリティ 表紙 現実の設計現場におけるシグナルインテグリティ：高速PCBのレイアウト、寄生成分、部品選定 1 min Blog シミュレーションエンジニア シミュレーションエンジニア シミュレーションエンジニア なぜ高速設計ではPCBレイアウトだけでは不十分なのかをご覧ください。エッジレートが高くなるにつれて、寄生成分や部品選定が信号整合性にどのような影響を与えるのかを学びましょう。 記事を読む
UHDI PCBにおいて、銅箔重量はシグナルインテグリティにどのような影響を与えるのでしょうか？ UHDI PCBにおいて、銅箔重量はシグナルインテグリティにどのような影響を与えるのでしょうか？ 1 min Blog PCB設計者 PCB設計者 PCB設計者 私はこれまで、より細い線幅やより狭いクリアランスでは、なぜ銅箔重量を小さくする必要があるのかについて、動画や記事で説明してきました。主な理由は、ベースとなる銅箔の厚みが銅配線幅に近くなると、メーカーは2 mil/50ミクロンのような非常に小さい配線幅や間隔まで銅をエッチングできなくなるためです。このため、HDI PCBで使用される最小クラスの線幅と間隔では、配線断面は幅広い台形というより、正方形に近いアスペクト比を示す傾向があります。これは特にストリップライン層で顕著です。 銅膜が薄くなるほど線幅も細くなると、線路インピーダンスには何が起こるのでしょうか。特に、銅厚のある変動に対して線路インピーダンスはどのように変化するのでしょうか。これらは重要な問いです。なぜなら、伝送線路、アンテナ、プリントRF回路、あるいは銅によるインピーダンス制御が必要なその他の回路のシミュレーションで、どれだけのマージンを許容できるかに影響するからです。この記事では、これらの点を検討するとともに、実際の銅膜厚ばらつきに対する線路インピーダンス変動のデータも示します。 UHDIにおける銅の形状 前述のとおり、UHDI設計における銅配線は、一般的な矩形断面や台形断面というより、正方形に近い断面形状を持ちます。台形断面が生じるのはサブトラクティブエッチングによるもので、これはエッチャントが露出した銅箔表面を継続的に削っていくためです。銅箔重量が小さくなるとエッチング時間も短くなり、その結果、配線のエッチファクタが小さくなって、より正方形に近い形状になります。 HDIとUHDIを分ける一般的な境界は、加法プロセスを使う必要が出てくる点です。UHDI設計で用いられる50ミクロン未満の線幅を製造するには、 SAP or mSAPが必要です。加法プロセスではエッチングを行わないため、析出した銅はエッチングされた銅よりもはるかに正方形に近い形状になります。下の画像は、味の素ビルドアップフィルム（ABF）上にストリップラインとして加法形成された配線の例を示しています。配線はABF上に形成され、その後ボンディング層で覆われてストリップラインを構成します。 これらの配線のばらつきは非常に小さく、左側の画像に示された配線全体でわずか数ミクロン程度です。これを断面寸法と比べると、水平方向・垂直方向ともに約40ミクロンです。このばらつきを一般的なエッチング配線と比較すると、粗さだけでも数ミクロンに達することがあり、さらにエッジの均一性や箔の平坦性によっても同程度のばらつきが生じます。 信号整合性の観点では、ここで2つの重要な問いが生じます。 銅厚のばらつきはインピーダンスにどのような影響を与えるのか。 また、その影響は標準的な銅箔重量の場合と、UHDIにおける薄膜厚の場合とでどう比較されるのか。 大きい銅箔重量と小さい銅箔重量でのインピーダンスへの影響を調べる まず、一般的な標準PCB構成で何が起こるかを考えてみましょう。ベースの銅箔重量は通常0.5 oz/平方フィートで、スルーホールビアを形成するために外層は約1.0 oz/平方フィートの銅厚までめっきされます。 サブトラクティブエッチングで製造されるHDI設計では、より細い線幅と狭いクリアランスに対応するため、ベース銅箔重量は0.25 oz/平方フィートから始まる場合があります。その後、マイクロビア形成時に適切な重量へ影響を与えないよう穴部を選択的にめっきし、外層は0.5 記事を読む