Mobile menu

回路設計と回路図入力

PCB設計、回路設計、回路図入力については、ライブラリのリソースをご覧ください。配線記号や電子回路図から、次回のPCB設計プロジェクトのベストプラクティスまで、さまざまなトピックを紹介しています。

ガイドブック

Explore Guidebooks for Schematic Capture and start creating today!

ワークフローを平滑化する:「フラット」スタイルのプロジェクト管理ガイド ワークフローを平滑化する:「フラット」スタイルのプロジェクト管理ガイド 1 min Guide Books フラットな組織が人気を博すにつれて、それに伴う方法やプロセスも同様に普及しています。このブログでは、フラットな組織構造自体ではなく、プロジェクト管理の領域内でフラットな組織がどのように機能するかについて議論します。フラットな組織から学んだプロジェクト管理の原則は、最もフラットな会社から最も階層的な構造を持つ組織まで採用することができます。 「フラット」であることは流行っていますが、なぜそれを行うべきなのでしょうか? 「なぜフラットなプロジェクト管理に興味を持つべきか?」という質問をしているかもしれません。プロジェクトマネージャーにとって、答えはシンプルです:委任の必要が少なく、状況の確認を求めることが少なく、監視も少なくなります。これは、あなたが好きなことにもっと時間を割くことができるということを意味します... それが仕事の管理を楽しんでいる場合は(その場合はここで読むのをやめるべきです)。管理される側にとっても、明らかです:なぜ常に状況を追及され、仕事の正しいやり方を「助言」される必要があるのでしょうか?再び、それが好きなら、これはあなたにとって正しいスタイルではないかもしれません。ここでの考え方は、マネージャーが少ない管理を必要とし、他のすべての人が自分の仕事を望むように自由に、そして自律的に行うことができるということです。 前提条件 プロセス自体を始める前に、これを実際に機能させるための3つの主要な前提条件があります:信頼、透明性、そしてコミュニケーション。 ここ 図1. 信頼、透明性、コミュニケーション 信頼:お互いを信頼することは、フラットなプロジェクト構造を成功させるための鍵です 透明性:全員が自分が何をしているのかを完全にオープンにする必要があります。これは、以下のようないくつかの媒体を通じて彼らの仕事を伝えることで行うことができます: コードのコミット Wikiページ 課題追跡システム エスプレッソマシン(つまり、新しいウォータークーラー) コミュニケーション:全員が互いにコミュニケーションを取る能力を持ち、そうすることが奨励されるべきです。 信頼があるところには透明性があります。透明性があるところでは、人々は安全だと感じ始めます。人々が安全だと感じ、自分の仕事についてオープンであることが奨励されると、コミュニケーションは自然に起こります。 実装 前提条件をカバーしたので、フラットプロジェクト管理の実装について話し合うことができます。 プロジェクトリーダー:「でも、フラットな構造では誰もボスではないと思っていましたが?」確かに「指揮と管理」に従事する必要がある人はいませんが、ファシリテーターがいることは重要です。プロジェクトリーダーを、全員が調和して同じリズムで演奏していることを確認する指揮者だと考えてください。 記事を読む
エンジニア向けPCB設計ガイド パート2 - PCBの計画立案 エンジニア向けPCB設計ガイド パート2 - PCBの計画立案 1 min Guide Books PCBデザイナーとして、1枚または複数のプリント基板の開発計画を立てることは、大変な仕事になり得ます。プロジェクトの開発に使用される他のソフトウェアツールがたくさんあります。チーム内の人材の進捗を追跡するために使用できるツールから、プロジェクトを実現するために内部および外部のリソースが使用するソフトウェアツールまで。高速コンポーネント、はんだマスク、コンポーネントの配置はどうでしょうか?電子製品の中心であるプリント基板を実現するために必要なドキュメントを賢くまとめるために使用されるツールほど重要なものはありませんでした。次のプロジェクトを簡単にするために、設計ツールで何を探す必要がありますか?PCB計画ガイドについて読み進めてください。 PCBデザイン:集中させるか、させないか プロジェクトを完了させ、設計目標を達成することを確実にするためのPCBレイアウトおよびプランナーツールがたくさんあります。複数のツールセットを使用する際の難しさは、プロジェクトに取り組むすべての人々の間で一貫したコラボレーションのためにこれらのツールを相互に通信させることにあります。 Altium Designer ®は、コンセプト開発からシミュレーション、信号整合性分析までを一つの環境で提供します。ボードのスタックアップを賢く計画し、電力分配ネットワーク(PDN)の電力整合性の問題を分析する能力を提供します。サプライヤーからのリアルタイムデータを使用して、部品表の生成を効率化します。Altium Designerは、シンプルから複雑なマルチボードプロジェクトまでを生み出す強力なツールスイートを組み合わせています。 信号整合性 Altium Designerを使用すると、スキーマティックまたはPCBエディターからPCBレイアウトデザインの信号整合性(SI)パフォーマンスを分析し、事前定義されたテストに対するネットスクリーニング結果を評価し、選択されたネットに対して反射とクロストーク分析を実行し、波形を表示および操作できます。 Altium Designerには、プレレイアウトとポストレイアウトのSI分析機能が含まれています。信号整合性アナライザーは、シミュレーションの入力として洗練された伝送線計算とI/Oバッファマクロモデル情報を使用します。高速反射およびクロストークシミュレーターモデルに基づいて、信号整合性アナライザーは業界で実証されたアルゴリズムを使用して正確なシミュレーションを生成します。 最終的なPCBレイアウトおよびルーティングに先立ち、ソーススキーマティックから予備的なインピーダンスおよび反射シミュレーションを実行できます。これにより、PCBレイアウトにコミットする前に、ネットインピーダンスの不一致などの潜在的な信号整合性の問題に対処できます。 全インピーダンス、信号反射、クロストーク分析は、最終的なボード(または部分的にルーティングされたボード)に対して実行でき、設計の実世界での性能をチェックできます。信号完全性スクリーニングは、Altium Designerの設計ルールシステムに組み込まれており、通常のPCB設計ルールチェック(DRC)プロセスの一部として信号完全性違反をチェックできます。信号完全性の問題が見つかった場合、Altium Designerはさまざまな終端オプションの効果を示し、設計を変更する前に最適な解決策を見つけることができます。 PCBアーキテクチャ Altium Designerを使用すると、迅速かつ正確にボード製造業者が必要とするドキュメントを作成できる強力なツールセットが提供されます。すべては、PCBコンポーネントの配置の特性を定義することから始まります。 PCBレイアウト計画 記事を読む
エンジニアのためのPCB設計ガイド:パート2 — 計画立案 エンジニアのためのPCB設計ガイド:パート2 — 計画立案 1 min Guide Books

エンジニア向けPCB設計ガイド パート2 - 計画 エンジニア向けPCB設計ガイドシリーズは、初心者/学生や電子工学の専門家を対象としたガイドとして機能します。エンジニアのビジョンからPCBを生産するまでの方法、段階、および実践の説明を提示します。概念から完全に組み立てられたPCBの納品に至るまで、この文書は基本的な設計段階を通じてあなたを導き、組織のニーズに合わせて調整できる実証済みの業界実践を提供します。さらに、これらのトピックをより深く探求するための有用なリンクが提供されています。 イントロダクション 1枚または複数のPCBの開発を計画することは、大変な作業になることがあります。プロジェクトの開発に使用される他のソフトウェアツールがたくさんあります。チーム内の人的リソースの進捗を追跡するために使用できるツールから、プロジェクトを実現するために内部および外部リソースが使用するソフトウェアツールまで。このエンジニア向けPCB設計ガイド パート2 - 計画は、電子製品の中心を生み出すために必要な文書をまとめるために使用されるツールよりも重要なプリント基板について理解するのに役立ちます。 ツール — 中央集権的なツールを使用する プロジェクトを完了させ、設計目標を達成するためには、多くのツールが利用可能です。複数のツールセットを使用する際の難しさは、プロジェクトに取り組む全員の間での連携を実現するためにこれらのツールを互いに通信させることにあります。Altium Designer®は、コンセプトの開発からシミュレーション、信号整合性分析まで、一体型の環境を提供します。ボードのスタックアップアーキテクチャを知的に計画し、電力分配ネットワーク(PDN)の電力整合性問題を分析・モデル化する能力を提供します。サプライヤーからのリアルタイムデータを使用することで、部品表の生成が効率化されます。Altium Designerは、シンプルから複雑なマルチボードプロジェクトを生成する強力なツールスイートを組み合わせています。 信号整合性 Altium Designerを使用すると、スキーマティックまたはPCBエディターからPCBの信号整合性(SI)パフォーマンスを分析し、事前定義されたテストに対するネットスクリーニング結果を評価し、選択されたネット上での反射とクロストーク分析を実行し、波形を表示および操作することができます。 Altium

記事を読む

ウェビナー

Explore upcoming and on-demand webinars for Schematic Capture.

Technical Documentation

Explore Technical Documentation related to Schematic Capture and Circuit Design

Articles

Explore more popular content for Schematic Capture!

高速データ処理におけるキャリー伝搬遅延 高速データ処理におけるキャリー伝搬遅延とは何か? 1 min Blog 電気技術者 電気技術者 電気技術者 友達とのテキストメッセージのやり取りが完全に混乱することがあります。一つのテキストで5つの質問を行き来するのは簡単すぎて、すべてに返答しようとすると、私たちのメッセージの流れが完全にズレてしまいます。友達が尋ねたことすべてに実際に返答するのは、3つのテキストメッセージが経った後で、その時にはすでにまったく新しい話題に移っています。 PCBやIC内の論理回路間の信号遅延は、高速システムを扱うまで通常考える必要のないことです。PCBのデータレートと容量が増加し続けるにつれて、遅延を考慮に入れることは、デジタルデータがシステム全体で同期を保つために重要です。 伝播遅延のレビュー PCB内の伝播遅延(より適切には伝送遅延と呼ばれます)に慣れていない場合、ここで説明します。デジタル信号がPCB内の2点間を移動するには、一定の時間が必要です。ネット内やシステム全体の複数の信号を同期させようとしている場合、信号がボード上のさまざまな点に同時に到着するようにする必要があります。 この文脈での伝搬遅延は、PCB上の二点間を移動する信号の伝送遅延を指します。これはデジタル電子工学の教科書に記載されている伝搬遅延の定義と混同してはいけません。 信号が同期していない場合、システムのビットエラー率が増加する可能性があります。デジタルデータを並列に処理する場合、ネット内の信号は同期されている必要があります。そのため、ネット内の全てのトレースの長さを最長のトレースの長さに合わせるべきです。差動ペアルーティングにおいては、スキューの補償も重要です。 蛇行は、インピーダンスを維持しながら信号線にわずかな遅延を適用する最良の方法です。 異なるトレースのジオメトリでは、わずかに異なる伝搬遅延が発生します。インピーダンス制御されたボードを扱っている場合、伝搬遅延の式は比較的単純で、ボード基板の相対誘電率に依存します。~100 Mbps以上のシステムを扱う場合は、ボード全体にわたって伝搬遅延を考慮する必要があり、 インピーダンス制御設計を使用することが良いアイデアです。 PCB設計ソフトウェアに必要な分析ツールがあることを確認してください 並列データ処理における伝搬遅延とスキュー データを並列処理する際、ビット間の伝搬遅延が適切に補償されない場合、追加のデータエラーが蓄積する可能性があります。ネット内の特定の並列は、より重要でないビットからの出力がより重要なビットへ適用される処理手順を決定する場合、より大きな遅延を必要とする場合があります。 この一般的な考慮事項は奇妙に聞こえるかもしれませんが、次の例を考えてみてください。PCBやICで使用するためのリップルキャリー加算器を設計しているとします。このデバイスは基本的に、入力ビットを並列に処理する1ビット加算器のシリーズです。加算されるべき2つのデジタル数を構成するビットは、各加算器に並列に入力されなければならず、各加算器はキャリービットを生成することがあります。 LSBの加算器は、次に大きなビットにキャリービットを出力し、MSBまでこのように続きます。LSBから次に高いビットへの出力は、ある程度の伝搬遅延を経験します。また、各加算器の論理ゲートの立ち上がり時間による全体の スキューも考慮する必要があります。各加算器のキャリービットと入力ビットは同期を保つ必要があり、キャリービットの伝搬遅延と蓄積されたスキューは、より高い桁の入力ビットをわずかに遅延させる必要があります。 各桁間の合計遅延は、加算器間で信号が移動する伝搬遅延と、加算器内の全論理回路の立ち上がり時間の2倍の合計に等しいです(両方の加算器が同じ論理ファミリーからのものであると仮定)。少数のビットを低速で扱っている場合、これはビット間の信号を非同期にすることはありません。しかし、例えば、32ビット数を1Gbps以上で扱う場合、MSBに到達するキャリービットの遅延は、隣接する加算器間のキャリー伝搬遅延の32倍になります。 これは加算器全体でデータを非同期にすることができる非常に大きな遅延です。高い桁の加算器へのデータ入力の遅延を補うために、実際には各加算器に到達する入力ビットにいくらかの遅延を加える必要があります。次第に高いビットはより多くの遅延を必要とします。 これを行う最も簡単な方法は、高位の加算器に入るトレースを迂回させることです。これにより、キャリービットの伝搬遅延と蓄積されたスキューを補正できます。高位の数字はより大きな遅延を必要としますが、加算器に入力されるビットのペアは同期されている必要があります。この遅延を適用する最も簡単な方法は、各加算器に入るトレースのペアを迂回させることです。迂回を適用する際には、各加算器のトレースのペア間に少し余分なスペースを確保してください。 シミュレーション結果を信頼できることを確認してください 記事を読む
組み込みシステムにおける周辺機器の起動およびリセット制御 組み込みシステムにおける周辺機能の起動およびリセット制御 1 min Blog 電気技術者 電気技術者 電気技術者 MCUで制御されるイネーブル信号は、回路図上の接続が正しくても起動時の問題を引き起こすことがあります。GPIOが、制御対象コンポーネントの電源、基準電圧、または上流回路の準備が整う前に、必要なロジックレベルへ到達してしまう場合があるためです。デバイスの起動要件によっては、このシーケンスが初期化を妨げたり、意図しない状態を生じさせたりします。その後に測定を行うと、有効な電源とアサートされたイネーブル信号は確認できても、障害の原因となった遷移自体は見逃されることがあります。 ミックスドシグナルプロセッサは、MCUのコマンドをコンポーネントのイネーブル入力へ渡す前に、その妥当性を判定する手段を提供します。ペリフェラルへイネーブルトグルを直接送る代わりに、ミックスドシグナルプロセッサが監視役となり、イネーブル信号をイネーブルピンへ通すべきかどうかを判断できます。これはディスクリートロジックとアナログフロントエンドでも実現可能ですが、ミックスドシグナルプロセッサであれば、これらの部品を単一パッケージに集約できます。 イネーブルのタイミングを監視する方法 ペリフェラルのイネーブルピンが適切な時間窓でトグルされることを保証するには、いくつかの解決策が考えられます。それぞれ必要とするロジック処理のレベルが異なり、また、すべてのホストコントローラで利用できるとは限りません。 固定時間だけバッファでイネーブルトグル信号を遅延させる 固定クロックサイクル数だけバッファでイネーブルトグル信号を遅延させる 必要な電源レールを監視して安定化を確認した後、イネーブルトグル信号を通す 別の信号を監視して適切な振幅または設定を確認した後、イネーブルトグル信号を通す 通常、制御対象ペリフェラルのデータシートには、電源とイネーブル/リセットのタイミング関係が示されています。しかし、タイミングに影響し得る他の要因(他の信号、電源の安定化など)は、別の回路を監視する必要があるため予測しにくいことが多く、イネーブル信号のタイミング方法を一般化することはできません。 固定遅延 ほとんどの場合、電源監視が必要なときには選択肢1が適用され、電源の安定化を確実にするために非常に長い遅延を設定できます。選択肢2は、MCUが内部クロックに同期したパルストレインを供給する必要があり、さらにGPIOピンを1本追加で消費するため、実現が難しい場合があります。 固定遅延は、関連する起動時間に上限があり、その値のばらつきがほとんどない、またはまったくない場合に最も適しています。ここで重要なのは基準となるイベントです。レギュレータ有効化からの遅延がカバーする時間区間は、電圧しきい値通過からの遅延とは異なります。起動時間が変動する場合、たとえば起動中の予測不能な過渡現象がある場合には、電源や信号を能動的に監視するスーパーバイザ方式のほうが、各イネーブルピントグルイベントに対してより高い信頼性を得られます。 GP-enable1A.png GP-enable1B.png スーパーバイザ 選択肢3と4は、本質的には同じ解決策です。すなわち、電源または他の信号(あるいはその両方)を監視し、デジタルロジックを使ってイネーブルピンをトグルする適切なタイミングを判断します。 スーパーバイザ方式は、電源立ち上がり、基準電圧の安定化、上流回路の動作など、起動ごとに変化する条件に準備完了が依存する場合に適しています。電圧センシングや信号入力によって、イネーブルのタイミングを任意の論理条件に従わせることができます。たとえば、電源レールと別の制御信号(デジタルまたはアナログ)の両方を、イネーブルピンをトグルする条件として利用できます。この例は、ペリフェラルの電源をONにする前に、複数の前提条件を同時に満たす必要があるケースを示しています。 GP-enable2.png イネーブルピン向けのシンプルなスーパーバイザソリューション シンプルなスーパーバイザは、測定された準備完了状態をロジック条件に変換し、それによってMCUコマンドを有効化します。電源監視では、コンパレータが分圧された電源電圧を基準電圧と比較して検出するか、あるいはスーパーバイザICがpower-good信号を供給します。しきい値には、センシング誤差とペリフェラルの最小電源要件を見込んだ余裕を持たせます。次に、MCU要求と準備完了表示をロジックへ入力し、そのロジックがイネーブル出力を制御します。出力極性と電圧互換性によって、ロジックがペリフェラルをどのように駆動するかが決まります。 記事を読む