Mobile menu
サインイン
高密度配線(HDI)設計
High-Speed PCB Design

Simple solutions to high-speed design challenges.

Learn More
Best in Class Interactive Routing

Reduce manual routing time for even the most complex projects.

Learn More
Layer Stackup Design

Reduce noise and improve signal timing, even on the most complex boards.

Learn More

高密度配線(HDI)設計

高密度配線(HDI)設計では、トレース、ビア、レイヤ密度の限界に挑戦します。これらの基板は、非常に小さなトレースとビアで高い層数を実現しています。また、HDI PCBは、より大きな機能を使用する一般的な回路基板とは異なる製造および組立プロセスを必要とします。HDI PCBデザインの実装についての詳細は、ライブラリのリソースをご覧ください。

HDI設計の基本 HDI設計の設定方法 高度なHDI設計 Introduction to High Density Interconnects What's Different in HDI? PCB Design and Development

Articles

View More Articles
SAPによるウルトラHDI PCB製造 超高精細HDI PCB製造における半加工プロセス（SAP）の探求 PCB技術が進化し続ける中で、超高密度インターコネクト(UHDI) PCB製造のような新しい製造技術が信じられないほどの可能性を解き放っています。最も変革的な進歩の中には、従来の減算エッチングでは達成できなかったより細かいトレースとスペースを実現する、半加算プロセス(SAP)と修正半加算プロセス(mSAP)があります。これらの革新は、PCB設計の限界を押し広げ、前例のない精度で複雑な回路を製造することを可能にしています。 PCB製造の文脈では、半加算プロセス(SAP)は、従来の減算方法からの脱却を提供し、減算エッチングで可能だった2ミルの閾値をはるかに下回る、これまで達成できなかったトレースとスペースを可能にします。SAPプロセスは、銅のような導電性材料を追加して回路を形成することを可能にし、それをエッチングで取り除くのではなく。この技術は、先進的な材料と組み合わせることで、高性能で小型化されたデバイスを含む次世代の電子機器をサポートする超微細な特徴サイズの扉を開きます。 PCB製造における半加算プロセスの主な利点 極端なミニチュア化 SAPおよびmSAP技術で最もエキサイティングな機会の一つは、PCBフットプリントを大幅に削減できる能力です。トレースとスペースの寸法がサブミクロンレベルに縮小することで、設計者は全体的な電子システムのサイズを劇的に小さくするか、または解放されたスペースを利用して、より大きなバッテリーや強化された機能性などの追加コンポーネントを統合することができます。これは、スマートフォン、ウェアラブル、IoTデバイスなど、スペースがプレミアムなデバイスにとって特に重要です。 簡素化されたレイヤリングと向上したルーティング効率 これらのプロセスのもう一つの重要な利点は、PCB設計で必要なレイヤー数を削減できる可能性です。タイトピッチのボールグリッドアレイ（BGAs）を持つコンポーネントや標準的な設計であっても、より少ないレイヤーで複雑な信号をルーティングできる能力は、コストと複雑さの両方を削減できます。レイヤーが少ないということは、マイクロビアとラミネーションサイクルも少なくなり、製造時間が短縮され、全体的な収率が向上します。機能性を維持または向上させながらレイヤー構造を簡素化できる能力は、信頼性と性能の両方の観点から大きな勝利です。 改善された信号整合性と精度 ミニチュア化とレイヤー削減は具体的な利点ですが、SAPプロセスは電気性能を大幅に向上させることもできます。最も重要な改善点の一つは、信号の整合性です。半加算プロセスは、より広範な減算エッチングプロセスではなく、正確なイメージング技術に依存しているため、トレースの幅と間隔をより細かく制御できます。これにより、インピーダンスの制御がより厳密になり、信号の劣化が減少し、これらの技術を高速デジタルおよびRFアプリケーションに理想的にします。 半加算エッチング対減算エッチング：簡単な概要 従来の減算エッチングプロセスは、銅被覆されたラミネートから始まり、不要な銅をエッチングして回路パターンを形成します。このプロセスは効果的ですが、銅の厚さと使用されるエッチング方法のため、細かいトレースとスペースを達成することには限界があります。 対照的に、半加算プロセスは、非常に薄い銅層または純粋な加算方法の場合は銅が全くない状態から始まります。銅は選択的に追加され、望ましいパターンを作成し、薄いシード層のみが除去される必要があります。この精度により、製造業者のイメージング能力にもよりますが、トレースは25マイクロン（またはそれ以下）という非常に細かい特徴を実現できます。 改良半加算プロセス（mSAP） 変更された半加算プロセス（mSAP）は、SAPの拡張であり、スマートフォンのような消費者向け電子機器の大量生産によく使用されます。主な違いは、開始する銅層にあります。mSAPはやや厚い箔から始まり、その結果、やや精密でないトレースプロファイルになります。mSAPは優れた特徴サイズを可能にしますが、トレース/スペースの範囲は通常30ミクロンで、開始する銅が厚いためトレースはより台形の形状をしています。 これらの違いにもかかわらず、mSAPは従来の減算法よりもはるかに細かい特徴を実現し、標準的なPCBと高度な基板レベルの製造技術の間の橋渡しと見なされています。このアプローチは、コストに敏感な大量アプリケーションで重要です。 基板のようなPCB（SLP）と超HDIの未来 この分野で頻繁に使用される用語は「基板のようなPCB」（SLP）で、これは加算または半加算プロセスで構築された回路基板を指します。SLPは、半導体基板の精度に近づく細かい特徴を可能にしますが、はるかに大きなPCBパネル上です。これは、伝統的なPCB製造のコストとスケーラビリティの利点を犠牲にすることなく、ミニチュア化が求められるアプリケーションにとって特に有利です。 典型的なSAPおよびmSAPプロセスフロー SAPとmSAPの両方について、プロセスフローは類似した手順に従います：
HDI基板設計とHDI基板製造プロセス HDIとは？設計の基本とHDI基板製造プロセス HDI基板設計のための基本事項について説明します。HDI基板製造プロセスを計画する際、Altium Designerで正確なデザインと成果物を作成することができます。
HDIをめぐる競争: VeCS HDIをめぐる競争: VeCS 先ごろ、ヨーロッパの非常に創造力豊かな技術者が、レイヤー間の接続について、従来のスルーホールより高密度の、これまでにない概念を提案しました。その技術者は、NEXTGin Technologies BV [1] のJoan Torne氏です。彼の技術は「VeCS（Vertical Conductive Structures）」というものです。この技術は、従来のPCB TH製造設備を使用して、0.4mmピッチのBGAまで性能を落とし、密度をHDIレベルにまで高めます。 この概念では、ペック穴開け、スロットまたはキャビティの基板内への（接続を隠すため）あるいは基板を貫通した配線を行い、金属化してメッキします。最終的な実装段階では、図1aのように、やや大きい穴を開けてレイヤー間に垂直の接続を作成します。図1bからわかるように、これらのより小規模な垂直接続は、ドリルで穴を開けた従来のスルーホールほど場所を取らないので、配線により多くのスペースを使うことができます。図1cの作成例では、1.0mmピッチのBGAの場合のTH、マイクロビア、およびVeCSを比較しています。THでは、スイングマイクロビアを使用しながらドッグボーンブレークアウトの下に2トラックを押し込み、7トラックを達成できます。7トラックのVeCSのブレークアウトは同様の密度です。ピッチを0.5mmに落としたBGAの場合、THでは、パッド内ビアの使用時1トラックを超えて配線する余地はありませんが、ブラインドビアの間には7トラックを配線できます。VeCSは、ほぼ同じ密度で、垂直接続の間に5トラックを配線できます。1.0mmのピッチでキャビティに2つの異なる配線を施した例からわかるように、ピッチがより大きい場合、VeCSブレークアウトは柔軟性があります。 図1 a. VeCSテクノロジーは、完全な穴を採用するのではなく、レイヤーを接続する垂直の トレースを配線します。b. 垂直の壁のみを使用して作られた追加の配線スペースのメリットを 3Dビューで示しています。c. ブレークアウトが1.0mmと0.5mmの2つのBGAブレークアウトの例で 2つの一般的なテクノロジー、つまりTH およびHDIとVeCSを比較しています。 図1cの配線ルールを表1に示します。
ウルトラHDI：それは単なる流行語ではありません Ultra HDI: それは単なる流行語ではありません Ultra HDIは、PCB設計を従来のHDIを超えて推進し、より高密度、小型化、および性能を実現します。次世代エレクトロニクスを形成する方法を学びましょう。