Mobile menu
PCB Design and Layout
ホーム PCB Design and Layout

PCB Design and Layout

Create high-quality PCB designs with robust layout tools that ensure signal integrity, manufacturability, and compliance with industry standards.

PCB Design Solutions by Altium
Filter
見つかりました
Sort by
役割
ソフトウェア
コンテンツタイプ
適用
フィルターをクリア
リバースエンジニアリングプロジェクトライブラリ リバースエンジニアリングプロジェクトライブラリ 1 min Whitepapers アウトソーシングは、コスト削減と利益率の向上を求める企業にとってデファクトスタンダードな解決策となっています。特定のタスクに自社のリソースを消費する代わりに、その分野を専門とする他の企業に委託し、自社は得意とすることに集中できます。新製品の設計は、しばしば別の設計会社に委託されます。もしそれがあなたの会社であるなら— あなたの会社がPCB設計をアウトソーシングしている、またはあなたの会社がPCB設計会社であるなら— この論文はあなたの生活を楽にすることができます。 コミュニケーション 他の会社に作業をアウトソーシングする場合、関係する全ての当事者間でのコミュニケーションが重要になります。PCB設計サービスのエンジニアにとって、これは完全なプリント基板プロジェクトファイルをクライアントに送信することを意味します。残念ながら、クライアントからPCBやガーバーファイルを受け取るプロセスは常にスムーズとは限りません。クライアントは不完全なプロジェクトファイル、標準化されていないコンポーネントライブラリを含むプロジェクトファイル、または実際に必要とするものと一致しないその他のファイルを送信することがあります。そのような場合、プロジェクトをどのように進めますか？ここでは、設計プロジェクトファイルのみからソースライブラリを生成する必要があるボードデザイナーが直面する課題の概要と、このプロセスを容易にするための利用可能な解決策について説明します。 プリント基板プロジェクトファイル プロジェクトファイルの構造は、 PCB設計ソフトウェアの異なるブランド間で大きく異なります。通常、ソフトウェアパッケージには、以下の表に示す6つのファイルタイプがあります。 表1: PCB設計ソフトウェアパッケージの典型的なファイル構造 ほとんどのプリント基板の回路図やガーバーファイルは自己完結型です。これは、PCB設計業者がクライアントに回路図やPCBファイルだけを送ることができ、クライアントは回路図とPCBファイルの内容を全て開いて閲覧できることを意味します。この柔軟性は便利に思えるかもしれませんが、一種の二刃の剣でもあります。しばしば、顧客が以前の契約業者との契約を早期に終了したために、PCBや回路図のファイルのみを回復する状況に陥ります。次の業者は、クライアントが提供した不完全なプロジェクトファイルを基に将来の設計を行わなければならない負担を背負います。Autom 多くの場合、回路図とPCBファイルだけでは、設計内のコンポーネントを直ちに編集することはできません。そのような場合、回路図とPCBライブラリファイルも必要とされます。これは、設計プロジェクト内のコンポーネントを大量に編集する必要があるデザイナーにとって明らかです。ライブラリファイルを使用すると、業者はより柔軟性を持ち、以下のことが可能になります： 特定のコンポーネントのフットプリントを変更し、数千の参照を更新する 標準化されたコンポーネントを作成する コンポーネントのフットプリントとシンボルを変更する 少数のコンポーネントでこれらのタスクを達成することは簡単です。しかし、新しい設計がクライアントから届くたびに、数千の異なるコンポーネントのためにフットプリントとシンボルを再作成するのはどうでしょうか？業者は車輪の再発明を余儀なくされ、既存の設計のために新しいライブラリを再生成する必要があります。これは非現実的であり、信じられないほど時間がかかります。解決策は、自動化された逆エンジニアリングPCBプロジェクトライブラリの利用です。 ALTIUM DESIGNERを使用したプリント基板プロジェクトライブラリの逆エンジニアリング Altium Designerは、生の回路図やプリント基板PCB（SCHDOCおよびPCBDOC）ファイルから回路図とPCBライブラリを再エンジニアリングするのをはるかに簡単にする3つの別々のツールを組み込んでいます。「Make 記事を読む
テスト容易化設計 テスト容易化設計 1 min Whitepapers 概要 プリント基板が完成するまでにかかる全コストは、ブランクPCBの製造コスト、コンポーネントのコスト、実装コスト、テストのコストのように複数の基本カテゴリーに分類できます。最後に出てきた、完成した基板をテストするのにかかるコストは、製品の合計製造コストの25%から30%を占める場合があります。 収益性を求める設計は、2つの論理的側面から生まれます。1つはDFM（Design for Manufacturability）、つまり最小の欠陥率を維持しながら可能な限り最小の製造コストで製品を開発すること、もう1つはテスト容易化設計（DFT）です。テストカバレッジを最大化し、 製造エラーおよびコンポーネント障害に関する欠陥を迅速に分離できるよう製品を設計することによって、DFTは収益性のある設計として最高のものとなります。この記事では、DFTを詳細に検討し、特にインサーキットテスト（ICT）に焦点を当てます。 DFMおよびDFTガイドライン 委託製造業者（CM）を選択する際は、必ずDFMおよびDFTのガイドラインを提出してもらう必要があります。必ず、契約を検討しているCMごとにこれらのガイドラインを入手し、目を通すようにします。複数のCMから提出されたDFMとDFTのガイドラインをレビューすることで、それぞれCMの専門的な技術、知識、能力のレベルを把握することができます。したがって、これらのガイドラインは、自社 製品の生産に最適なCMを決定する際に役立ちます。 今後に向けた計画 設計を計画するときに聞く最初の質問は次のとおりです。 1. 誰が実装をテストしますか？ 2. 機能は何ですか？ 設計を計画するときに聞く最初の質問は次のとおりです。1）誰が実装をテストしますか？ 2）機能は何ですか？DFTガイドラインは最初のレイアウトの計画で役に立ちます。しかしながら、CMに直接連絡して、知識のあるテストエンジニアと特定のニーズについて議論するのはよい考えです。テストエンジニアは機能について議論することができ、提供できるものとは異なるテスト方法論があること を気づかせてくれます。バウンダリースキャン（JTAG）、自動ICTテスト、X線断層撮影（AXI）および目視検査（マニュアルおよびマシンビジョン）の組み合わせにより、最も包括的なテストカバレッジを実現します。また、これにより製造プロセスについて即時フィードバ ックが得やすくなり、ワークフローを必要に応じて迅速に修正し、欠陥コンポーネントを特定して取り除くことができます。 次に、完成品の品質を保証するためには、どのテストカバレッジが必要かを検討する必要があります。アプリケーションと実際のコストの制約から、利用可能なテスト機能の全てを使用することが必要な場合と、そうでない場合があります。例えば、地球の周りを公転する衛星を調査する場合、可能な限りのタイプのテストを実施して、修理できない環境でも、数年にわたって完成品が確実に機能するのを保障しようとするでしょう。しかし、ミュージカルの挨拶状を作成する場合は、シンプルな必要最低限の機能テストだけになるでしょう。(※続きはPDFをダウンロードしてください) 記事を読む
高速設計プロセスにおけるシグナルインテグリティの採用 高速設計プロセスにおけるシグナルインテグリティの採用 1 min Whitepapers TTLや新しいロジックファミリーのスイッチング速度がMbpsやGbpsのデータレートでデータを処理できるほど速くなった今、高速設計技術はほぼすべてのPCB設計者にとって不可欠です。デジタル信号の立ち上がり時間が速くなるにつれて、設計者はインターコネクトを短くするか、信号完全性の問題を防ぐための重要な設計戦略を考案するかのどちらかをしなければなりません。今日のエンジニアは、高速PCB設計プロセスでの信号完全性シミュレーションと分析のための完全なツールセットが必要です。今、高速回路基板のための強力なルーティングとレイアウトツールと一緒に、最も強力な信号完全性機能にアクセスできます。高速PCB設計に最適なPCB設計アプリケーション、Altium Designerをお試しください。 ALTIUM DESIGNER 信号完全性ツールと高度な高速PCB設計機能を統合した統一されたPCB設計パッケージ。 高速PCB設計には、電気エンジニアが取り組むことができる最も難しいタスクのいくつかが含まれます。一般的な誤解は、高速PCB設計はシステムクロック周波数の機能であるというものです。むしろ、高速は信号の立ち上がり時間によって決まります。長さと立ち上がり時間の関係が、PCBスタックアップ設計でのインピーダンス制御が必要かどうか、およびトレース幅を指定する必要があるかどうかを決定します。 さらに、信号間のタイミングは、ボード全体でデータが同期されることを保証するために重要です。過去には、エンジニアはスプレッドシートで全てを追跡することによって、タイミングと長さの調整に対処しなければなりませんでした。これにより、ネットごとに各個別の長さセグメント、ビアの深さ、抵抗の長さ、ピンの長さを追跡することができました。それぞれのネットについてすべてを合計し、必要に応じて信号長を追加した後、グループ内のすべてのネットの長さを均等にすることができました。これは、長さのマッチングと高速設計全般において、煩雑で時間がかかる古い方法です。 Altium Designerは、高速PCB設計専用に構築されており、高度な製品をフルスケールの製造に導くお手伝いをします。複雑な高速システムは、複数の設計ルールに準拠する必要があり、Altium Designerは成功裏に設計ルールを作成し、準拠を保証するために必要なツールを提供します。ここでは、Altium Designerが高速PCB設計を容易にする方法と、高速回路基板で注意すべき点について説明します。 ソースと2つの受信機の間の長いネット上の高速信号。 高速PCB設計における一般的な信号整合性の問題 設計者は、高速PCB設計において多くの信号整合性の問題に直面しています。高速PCB設計で最も一般的な信号整合性の問題は次のとおりです： クロストーク 反射とインピーダンス制御 平行ネット間のスキュー ピンパッケージ遅延 これらの問題は、方程式や公式で予測するのが難しい場合がありますが、強力な信号整合性シミュレーターで分析することができます。適切なレイアウトツールを使用することで、高速信号パスが重要な設計制約を侵害しないようにすることができます。最後に、統合フィールドソルバーを備えた設計ソフトウェアは、高速信号の歪みを防ぐためにトレースが一貫したインピーダンスを持つことを保証します。 高速PCB信号整合性は、PCBスタックアップから始まります 記事を読む
PCBデザイナーのためのPDNの基礎 PCBデザイナーのためのPDNの基礎 1 min Whitepapers PCBデザイナーが「PDN」または「Power Distribution Network（電力分配ネットワーク）」という用語を聞くと、ボード線図やブラックマジック、その他の神秘的で怖いものを想像するかもしれません。実際には、PDNの目標は、PDNの性能に影響を与えるPCB設計のほとんどの側面と同じくらい単純です。この論文では、ほとんどのPDN設計のさまざまな側面と、PCB設計ソフトウェアがそれらにどのように影響を与えるかを説明します。 全体的な目標：すべての負荷に十分な電流と電圧を供給する 電力分配ネットワークの基本的な目標は非常に単純です - すべての負荷にその動作要件を満たすために十分な電流と電圧を提供することです。PDNの全体設計、電圧レギュレーター、オンダイデカップリング、パッケージング、コンポーネントの取り付けなどを含む、は非常に難しい科学であり、特別な訓練と経験が必要ですが、PCBのPDN性能を最適化することは、PCBデザイナーができることに限りがあるため、それほど複雑ではありません。この論文では、PCBレイアウト内で考慮すべきことに焦点を当て、PCB設計がすべての負荷に十分な電流と電圧を提供することを確実にします。 要件1：ソースと負荷の間に十分な金属を確保する PDN設計において最も重要な側面は、各電源とそれに対応する負荷の間に十分な金属（通常は銅）があることを確保することです。明るい面では、名目上のコストで、IPC-2152はこれを行う方法に関してかなり直接的なガイドラインを提供します。最大想定電流と許容温度上昇を考慮して、電源形状の最小幅が何であるべきかを仕様が教えてくれます。残念ながら、IPC-2152のみを使用する設計者は、 PCB設計ソフトウェアを過設計しながら、設計における問題点に気づかず、いくつかの制限を伴います。これには以下のようなものが含まれます： - IPC-2152の幅の推奨事項は非常に保守的です。これらは、隣接する銅がない2層ボードの熱的な最悪のシナリオを使用して計算されたもので、ユーザーは通常、最も保守的な仮定（例えば、許容される最小温度上昇）をします。IPC-2152のみを使用して作成された設計は、必要以上に大きな電源形状を持つ可能性があります。 - IPC-2152のビアの推奨事項は保守的です。これは特に問題となるのは、一つの電源レールのためのビアが上下の電源形状を貫通する可能性があるためで、したがってビアの数とサイズは最適化されるべきです。IPC-2152のみを使用して作成された設計は、必要以上に大きなビアや多くの電源ビアを持つ可能性があります。 保守的な銅の流れ - IPC-2152は、最も単純な設計にのみ適用されます。ソースから負荷までの一貫した幅で、ビアによる穿孔やコンポーネントやその他の形状による狭窄がないものです。IPC-2152は、設計の電源形状の不備にどのように対処するかについての指針を示しません。 - IPC-2152は、関連する電源レールの配置についての洞察を提供しません。電圧レギュレータは、入力から出力まで、場合によってはフィードバックを含む、それらに関連するさまざまな電源形状に対して特定の要件を持つことがよくあります。 設計者は、電源（およびグラウンド）レールのサイズと形状を最適化するためのより良いツールが必要です。これは一般に「PI-DC」または「IRドロップ」と呼ばれます。Altiumは、PDN要件をできるだけ簡単に満たすために、この機能をPDN 記事を読む
コンポーネント管理ワークフローの統合 (設計データ管理) コンポーネント管理ワークフローの統合 (設計データ管理) 1 min Whitepapers 要約 今日の製品納期の速さが増す中で、エンジニアは新しいデザインや製品の要求だけでなく、部品の入手可能性、価格、および廃止の追跡という難題にも直面しています。 この問題に対処するために、Altium Designer®でのデータ管理方法を見ていきます。 コンポーネント管理を統一して、より良い設計データ管理を実現します。もう主要コンポーネントがバックオーダーになったり、さらに悪いことに、廃止されたりすることはありません！このAltiumホワイトペーパーが役立ちます。このトピックについて詳しく知りたい方は、Altium.comで完全なソリューション - コンポーネント管理ワークフローの統一 - をご覧ください。 コンポーネント管理 レガシープロジェクトを更新する場合、どうしますか？既存の技術を借りて新しいプロジェクトを作成するのはどうでしょうか？どのコンポーネントがまだ入手可能で、どの新しいコンポーネントが初期注文を組み立てるのに十分な在庫を持っているか、どうやって知りますか？エンジニアはプロジェクトに設計するコンポーネントを探すためにインターネットを徹底的に調べる時間を大幅に費やしますが、結果は最終的に限られています。 プロジェクトの途中で、主要なコンポーネントがバックオーダーになっていること、あるいは、さらに悪いことに、廃止されていることに気づいたことは何度ありますか？適切な代替品を探してディストリビューターのウェブサイトを掘り下げるために、何度も眠れぬ夜を過ごしましたか？これらの問題に役立つ、Altium Designer®から提供されているいくつかのデータ管理ソリューションを見てみましょう。 図1 - テンプレート、ライブラリ、および例の位置。 電子データ管理はコンポーネント管理から始まります。 Aberdeen Group [1]によると、最高クラスの組織は、設計決定を行う際に、価格、利用可能な購入数量、代替コンポーネント、および設計の推定価格をすべて前もって提示する、集中化されたライブラリ管理システムを実装しています。 記事を読む
DC Analysis of a PDN: Essentials for the Digital Designer デジタル設計者に不可欠なPDNのDC解析 1 min Whitepapers はじめに 電源供給ネットワーク(PDN)のDC解析は、通常「IRドロップ」、「DCパワーインテグリティ」、「PI-DC」と呼ばれますが、以下の基本的な問題について、デジタル(またはアナログ)設計者が解説します。 各負荷に十分な電圧を供給するため、ソースと負荷の間に十分な銅箔を配置しているか？ 電源、GND領域が十分か？ ビアの数、またビアの大きさは十分か？ PDN shape(領域)をうまく最適化できるか？ デザインのどの部分が最も過熱しやすいか？ GND shapeに何かを接続したか？ 多くのデジタル設計者は、精密なシグナルインテグリティ解析の必要性や、PDNのAC関連要素(例えば、デカップリングコンデンサーがいくつ必 要か)を理解することの重要性は認識していますが、DCのPDN(PI-DC)解析にはほとんど目を向けません。しかしながら、PI-DC解析は、設計の品質の基本的理解を可能にし、高価な設計の基板面積やレイヤーを節約してコスト効率の高いデジタル設計を実現できるので、やはり重要です。PI-DC解析が答えられる基本的な問題は、比較的単純です。例えば、「各負荷に十分な電圧を供給するため、ソースと負荷の間に十分な金属(この場合はほぼ例外なく銅)を配置しているか？」といったものです。しかしながら、今日の小型化された統合設計の世界では、この問題に正確に答えることで、成功と失敗の違い示すことができます。 つい最近まで、デジタル設計はデスクトップPCと大型サーバーなど、ラージフォームファクターによって左右されていました。それらの設計では、金属レイヤー全体を電源供給専用にして、電源と負荷の間の電圧降下を最小限に抑えることができました。電力供給に十分過ぎる領域が割り当て られた場合、保守的な経験則を使用した見積りでは、領域の大きさはあまり問題にはなりませんでした。デジタル設計者は、電源供給shapeを最適化して、その領域とレイヤーを最小化することについてほとんど考えることなく、DC電源の供給が「十分」であることのみ確認していました。 そのような時代は終わりました。サーバーの設計ですら非常に高密度になり、基板面積は、過度に保守的な設計慣習によって無駄使いできない貴重な要素になっています。電源供給用の金属が全て「不可欠」である現在、レイヤーを追加したり基板サイズを大きくする余裕はありませ ん。PI-DC解析は、電源供給金属が十分であるだけでなく、必要であることを確認する非常に高度な機能です。(※続きはPDFをダウンロードしてください) 今すぐAltium Designerの拡張機能である PDN Analyzer 記事を読む
デザイン効率を向上させるプロジェクトテンプレート デザイン効率を向上させるプロジェクトテンプレートの活用 1 min Whitepapers Altium Designerにおける階層的回路図設計 Altium Designerの新規ユーザーは、回路図シートを階層的に上位から下位、または下位から上位に整理する利点を完全に理解していないことがあります。その結果、プロジェクトの整理について二の足を踏むことなく、単純な（フラットな）回路図設計を進めることがよくあります。この文書では、シートシンボルとそれらが大規模な設計の部分を同期するためにどのように使用されるかについて、包括的に見ていきます。 シートシンボル Altium Designerで階層的設計を始めるには、シートシンボルの作成が必要です。回路図シートシンボルは電気的プリミティブであり、階層的回路図組織または階層組織チャート内のサブシートまたは子シートを表すために使用されます。シートシンボルにはシートエントリも含まれており、これは親と子の回路図シート間のネット接続を提供する作業分解構造を提供し、フラットシート回路図設計図のスキーマティクス間でポートがノードを提供するのと同様の方法です。シートシンボルは、大規模な設計で複数の回路図を整理するために使用でき、ユーザーにプロジェクト全体のネット接続を見渡す全体的な柔軟性を提供します。 以下の画像では、シートシンボルがデザイン指定子によって定義されています。これを使用して、デザインのカテゴリを設定し、それぞれのファイル名を特定の回路図シートにリンクさせることができます。シートシンボルのエントリを定義する際には、シートエントリ名がサブシート内の同じ名前にリンクされます。 図1 - シートエントリ付きの一般的なシートシンボル Altium Designerでシートシンボルを作成するには、回路図エディタで「配置 -> シートシンボル」に移動します。それを行ったら、「配置 -> シートエントリ」に移動して、シートシンボルにシートエントリを配置して回路図に追加できます。 Altium Designerのシートシンボルのプロパティでは、デザイン指定子をラベルとして定義できるほか、リンクに不可欠なファイル名も定義できます。ファイル名が定義されると、シートエントリを追加して編集できます。その名前は、サブシートレベルの既存のポートまたは電源ポートのいずれかと一致していなければなりません。 図2 記事を読む