Mobile menu
Altium Designerのプロジェクト

Altium Designerのプロジェクト

アルティウムのソフトウェアを使用して構築されたPCB設計プロジェクトに関するコンテンツをご覧ください。

Version Control for PCB Design Projects Sharing PCB Files vs Sharing PCB Projects Customer Success Stories
Pi.MX8_Chapter_V Altium Designer Projects Pi.MX8 プロジェクト - ボードレイアウト パート3 Pi.MX8オープンソースコンピュータモジュールプロジェクトの新しいインストールメントへようこそ！このシリーズでは、NXPのi.MX8Mプラスプロセッサを基にしたシステムオンモジュールの設計とテストについて詳しく説明します。 前回の アップデートでは、レイアウト準備を完了しました。これには、インピーダンスプロファイルの作成、ボード製造業者の仕様に従った設計ルールの追加、特別な設計ルールを適用すべきエリアの定義が含まれます。また、LPDDR4インターフェースのルーティングも完了しましたが、長さ調整は（今のところ）行っていません。 DRAMインターフェースの長さ調整を始める前に、Pi.MX8モジュール上の残りのインターフェースのルーティングを見ていきます。ボード上には、多くの高速および低速バスがあり、その中には多くのルーティングスペースを必要とする広い並列バスもあります。各インターフェースに十分なスペースを割り当てるために、まずモジュールの各ルーティング層について大まかなフロアプランを作成します。 ルーティング計画 ルーティングプランは、利用可能な信号層全体に高速および低速インターフェースをどのように分配するかを決定するのに役立ちます。あらかじめ大まかなガイドを設定することで、現在作業している層に十分なルーティング用の不動産が利用可能であることを確認できます。これにより、層の移行を最小限に抑え、ルーティングプロセス中に行う再作業の量を減らすことができます。 レイアウト計画を設定する方法はいくつかあり、主に利用可能なツールに依存します。私たちに必要なのは、既存の画像の上にスケッチを描くことができる基本的な描画ツールです。この例では、Inkscapeを使用します。 Inkscapeでは、背景画像を追加して、配置されたコンポーネントと未ルーティングのインターフェースをカラーのエアワイヤとして表示できます。このスクリーンショットでは、信号層でルーティングされるネットにのみ焦点を当てるため、電源ネットは非表示になっています。回路図では、各電源ネットにネットクラス指令を配置しており、レイアウトエディターで関連するネットクラスを有効にするか非表示にすることで、どのネットがプレーン層でルーティングされるかを簡単に識別できます。 実際のルーティングには、Inkscapeで線を追加して、対応するレイヤー上でルートしたいインターフェースを表します。これらの線の幅を調整して、インターフェースでルーティングされる信号の数を表現できます。線の色は、背景画像から選択して、どのインターフェースが表されているかを識別しやすくすることができます。 レイヤー間の移行にもすべてのレイヤーにスペースが割り当てられる必要があるため、各線の末端にブロックを追加してレイヤー移行を詳細にします。 Inkscapeでのレイアウト計画、背景画像としてAltium Designerのスクリーンショットを使用 上記のプロセスを各ルーティングレイヤーで繰り返した後、実際のルーティングプロセスを開始できます。 トップレイヤーのルーティング ルーティング戦略を確立したので、まずはトップレイヤーのインターフェースのルーティングから始めましょう。トップレイヤーのコンポーネントのファンアウトルーティングは既に完了しているため、残りのスペースをすべてシグナルルーティングに使用できます。残されたスペースは多くありませんが、内部シグナルレイヤーのルーティングを後で容易にするために、内部レイヤーのルーティングに干渉しない領域に戦略的にVIAを配置することで、まだ利用可能です。これは、あらかじめレイアウトを計画することのもう一つの利点であり、そうでなければこれらの領域はこの段階で定義されていません。 トップレイヤーのPiMX8モジュールのルーティング トップレイヤーにトレースを配置する際には、フィデューシャルやラベルなどの機能をトップレイヤーに追加するためのスペースが必要であることも考慮する必要があります。レーザーエッチングされたデータマトリックスコードは、均一なコントラストを提供するために、固体の銅領域またはトレースのない領域を必要とする場合があり、これらの領域はルーティングに使用できません。 内部シグナルレイヤーのルーティング ほとんどの接続は、レイヤースタックマネージャーで定義した2つの内部信号層に配置されます。まず、すべての高速同期インターフェースのルーティングから始めましょう。この場合、MIPI-CSI、MIPI-DSI、LVDSインターフェースなどが該当します。これらのインターフェースはすべて低電圧差動信号を使用し、専用のクロックラインと少なくとも2つのデータラインを持っています。各データラインの長さは、一定のタイミングマージン内でクロックラインに合わせる必要があるため、多くのルーティングスペースが必要です。複数の差動ペアの長さを合わせるには、かなりのスペースが必要になることがあります。なぜなら、インターフェース内の1つ以上のペアが、考慮しなければならない大きな遅延を引き起こす可能性が非常に高いからです。これらのインターフェースを最初にルーティングすることで、後で長さ調整のために十分なスペースが確保できるようになります。 これらの高速差動ペアの層間遷移の近くにリターンパスVIAを配置することも、信号の整合性を確保するために重要です。リターンパスVIAは複数の層にわたってスペースを取ることができるので、信号の遷移が配置されたらすぐにこれらのVIAを配置するべきです。
Pi. MX8_Chapter_III Altium Designer Projects Pi. MX8 プロジェクト - ボードレイアウト パート1 Pi.MX8オープンソースコンピュータモジュールプロジェクトの第3回へようこそ！この記事シリーズでは、NXPのi.MX8Mプラスプロセッサをベースにしたシステムオンモジュールの設計とテストについて詳しく説明します。 前回の更新では、モジュールの回路図の構造を見て、予備的な部品配置の準備を始めました。部品を配置した今、設計の密度とそれがレイヤースタックに要求することがどの程度かがよくわかります。今日は、適切なスタックアップを選択し、最初のトラックのルーティングを開始します。 レイヤースタックの定義 部品配置といくつかの戦略的要因に基づいて、今後の設計に使用したいPCB技術とレイヤースタックを決定できます。まずは部品の密度を見てみましょう： 部品配置 トップサイド 予備的な部品配置により、全体的な設計の密度が適度であることが明らかになりました。アクティブな部品はすべて基板のトップサイドに配置され、ボトムサイドには主にデカップリングキャパシタやその他の受動回路が含まれています。そのため、基板のボトムサイドは比較的空いており、ルーティングスペースがたくさんあります。しかし、目標は、このスペースをPi.MX8モジュールが特定の要求に基づいて更新および拡張されるプラットフォームとして機能するために実装される追加機能に割り当てることです。 部品配置 ボトムサイド ボード間コネクタに近い部品の配置を見ると、多くの部品がボードの反対側にあるコネクタの直上に配置されていることに気づきます。上層から下層まで全てのレイヤースタックを接続する標準的なVIAのみを使用することにした場合、これらのエリアにVIAを配置することはできません。ボード間コネクタの全てのピンをブレイクアウトし、コネクタの反対側にあるアクティブ回路を効率的にルーティングするためには、スルーホールVIAのみに頼ることを超えた方法を考案する必要があります。これには、HDIスタックアップを使用する必要があります。 HDIスタックを使用すると、後の段階でモジュールの機能を拡張することが容易になります。追加の部品を接続するためにスルーホールVIAを必ずしも使用する必要がなく、したがって、確立されたルーティングや部品配置をあまり妨げることなく済みます。 Pi.MX8モジュールには、2+N+2レイヤースタックを使用します。これはIPC-2226規格で定義されているタイプIIIレイヤースタックであり、最も一般的に使用されるHDIスタックの一つです。 このタイプのスタックアップは、製造プロセス中に2回の連続した積層工程を使用して、最外層の3層を接続するマイクロVIAを可能にします。埋め込みVIAは、連続製造プロセスの一部ではないコアスタックを接続するために使用されます。このタイプのレイヤースタックで使用されるプリプレグとプリプレグの厚さは、PCBプロバイダーの製造能力に依存します。連続積層されたプリプレグの選択された厚さは、マイクロVIAのアスペクト比によって制限されます。機械的にドリルされたVIAとは異なり、マイクロVIAは短いレーザーパルスを使用してプリプレグに穴を開けることによって作成されます。通常、VIAの直径は0.08mmから0.15mmが使用されます。大量製造に適したアスペクト比は通常、0.6:1～0.8:1の範囲です。 薄いプリプレグは、アスペクト比の要件を違反せずに、与えられたインピーダンス制御トレースのトラック幅を減少させることを保証します。上層または下層の単純なマイクロストリップで、参照平面が1つだけの場合、これは問題ではありません。しかし、最初のグラウンドプレーンの下にある埋め込みストリップラインには注意が必要です。ストリップラインの上下の参照平面までの短い距離が、特定のインピーダンス制御インターフェースのために非常に狭いトレースをもたらす可能性があります。 Pi.MX8ボードの最終スタックアップは、PCBメーカーとの協力のもとに作成され、以下のようになります： Pi.MX8レイヤースタック 全体として、このモジュールは10層スタックアップで構築されます。トップ、L2、L7、およびボトムレイヤーが信号レイヤーとして使用されます。L1、L3、L6、L8レイヤーがグラウンドプレーンとして使用されます。残りの2層、L4とL5は電源プレーンとして機能します。電源プレーンは、わずか18μmの厚さの薄い箔を使用して構築されます。これらの層のIRドロップに注意を払う必要があります。電源プレーンは、隣接するグラウンドプレーンとわずか75μmのプリプレグで分離されて密接に結合されています。これにより、追加のプレーン容量が生じ、高周波で低PDNインピーダンスを提供するのに有益です。レイアウトが完成したら、PDNの挙動をシミュレーションで確認します。 このスタックアップについて注意すべきもう一つの重要な点は、スタックされたマイクロビアではなく、スタッガードマイクロビアのみを使用することです。これは、マイクロビアを直接重ねて配置することができず、代わりに少なくとも0.35mmのピッチで中心から中心にオフセットする必要があることを意味します。スタッガードビアの使用は、連続するレイヤーの登録を容易にするため、一部のPCBプロバイダーでは製造コストを削減します。このアプローチは、2つ以上のマイクロビアプログラムを使用するHDIスタックアップで、マイクロビアの信頼性を高めるためにも推奨されます。スタッガードマイクロビアを使用するデメリットは、最小オフセット要件を満たすために必要な追加のスペースです。グラウンドプレーンに作成された空隙も、隣接するトレースのリターンパスを管理する際に考慮する必要があります。 コンポーネントブレークアウトルーティング レイヤースタックが定義された今、次のステップは個々のコンポーネントの信号をブレークアウトすることです。このステップでは、各コンポーネントの信号および電源ルーティングに必要なビアを配置します。コンポーネントを接続し始める前に、できればすべてのビアを配置しておきたいと考えています。HDIスタックアップであっても、ビアは依然として多くのスペースを占めます。これは、通常、スタックアップ全体を通過する電源配布ネットワークの一部であるビアに特に当てはまります。ルーティング段階でビアを配置すると、ビアのためにスペースを作るために以前にルーティングされたトレースを削除する必要があるかもしれません。
LAE パート2 Altium Designer Projects 設計フェーズ - リッドアセンブリ電子部品 パート2 オープンソースラップトッププロジェクトシリーズへようこそ！これまでに、蓋組み立て電子部品の機能とコンポーネント選択について議論し、回路図のキャプチャについて詳しく見てきました。そして、PCBレイアウト設計のためのプロジェクトの準備が整いました。 このアップデートでは、ウェブカメラボードのPCB設計に取り組みますが、いくつかの予想される課題があります。例えば、ボードの全体的な小さなフォームファクターを扱うことや、顕微鏡で見るようなウェブカメライメージセンサーをブレイクアウトすることです。 イメージセンサーパッケージ ウェブカメライメージセンサーとマッチングフットプリントをより詳しく見てみましょう。イメージセンサーOV2740は、いくつかのパッケージで利用可能です。イメージセンサーは、通常、PCBに直接接着またははんだ付けされる裸のダイとして販売されます。その後、センサーは必要なすべての信号をブレイクアウトするために、薄い金のボンディングワイヤーを使用してボードに接合されます。 PCBに接合されたOV2740ダイ 完全にパッケージされたセンサーではなく、裸のダイを使用する理由はいくつかあります。最も顕著な3つの理由は、コスト、フォームファクター、および光学特性です。まず、コストを考えてみましょう：イメージセンサーを光学性能に影響を与えずにパッケージングすることは、高価なプロセスです。パッケージなしでセンサーダイを直接PCBに接合することで、パッケージングコストを節約できますが、組み立て/製造コストは高くなります。PCB上の光学コンポーネントを接合するには、通常、クリーンルーム設定および接合可能なPCB表面仕上げが必要です。これらのオプションは製造コストを押し上げるため、直接ダイアタッチは通常、大量生産または高度に特殊化された製品にのみ実行可能です。 直接ダイアタッチ方法を選択するもう一つの良い理由は、特にラップトップやスマートフォンのような密集したカメラソリューションで、全体的なソリューションの高さを減らすことです。Z軸でのわずかなミリメートル単位の差が重要です。イメージセンサーのアクティブダイがボード表面から0.5mm上にある場合、その余分な高さはレンズアセンブリによって補償されなければなりません。これは、しばしばイメージセンサーとレンズのスタック全体の厚みを増加させる結果となります。 さらに、レンズアセンブリの取り付けが容易であることは、裸のセンサーダイを利用するもう一つの説得力のある理由となります。歪みのない画像を得るためには、センサーダイがレンズアセンブリの軸に対して完全に垂直でなければなりません。レンズアセンブリは、PCB表面に機械的に参照され、その表面は画像センサーダイと完全に平行でなければなりません。例えば、画像センサーがBGAコンポーネントとしてパッケージされている場合、それが基板表面に対して完全に平行であることを保証することは困難です。この効果はレンズアセンブリによって補償される必要がありますが、直接ダイアタッチアプローチでは通常存在しません。 私たちのノートパソコンの設計では、製造コストの増加のため、センサーダイを直接PCB表面に取り付けることは選択肢ではありません。したがって、私たちはOV2740を細ピッチBGAコンポーネントとして使用します。 BGAパッケージのOV2740イメージセンサー イメージセンサーのフットプリント センサーパッケージは通常のBGAパッケージではなく、マルチピッチグリッドアレイです。私たちの場合、これはX軸とY軸ではんだボールのピッチが異なることを意味します： イメージセンサーのBGAフットプリント スクリーンショットは、BGAフットプリントがX軸で0.53mmのピッチを、Y軸で0.48mmのピッチを使用していることを示しています。これは、基板の設計と製造技術の選択にいくつかの意味合いを持ちます。ほとんどのPCBプロバイダーは、標準プロセスで0.1mmのトレース幅と間隔を製造できます。高い技術クラスに追加費用を支払うことなく標準の設計ルールを選択したい場合、センサーピンをY軸でのみブレイクアウトすることができます： BGAコンポーネントのブレイクアウト X軸のピンピッチがわずかに大きいため、2つのパッドの間に0.1mmのトレースを便利に配置することができます。X軸の第2行もブレイクアウトしたい場合は、ほとんどのメーカーが標準の設計ルールで対応できない0.09mmのトレース間隔を選択する必要があります。 イメージセンサーには5行あり、最も外側の2行のピンを問題なくブレイクアウトできます。中央に1行残っており、その行は上層からは到達できません。パッド間に0.4mmのパッドと0.2mmのドリルを持つVIAを配置することは、VIAからパッドまでの間隔が十分でないため、オプションではありません。これは、ほとんどの標準的なPCB設計ルールの限界です： VIAを備えたBGAフットプリント この時点で、PCB製造プロセスに追加のステップを使用できます。それは、VIAのプラグとキャップをすることです。キャップ付きVIAを使用することで、PCB組み立て中に信頼性の問題を引き起こすことなく、パッド内に直接VIAを配置できます。 この方法で、イメージセンサーのエスケープルーティングは次のようになります：
自分自身のネットワーク化テスト機器をコーディングする Altium Designer Projects 自分自身のネットワーク化テスト機器をコーディングする DIYで専門家のMark Harrisと一緒に。このステップバイステップガイドを使用して、効率的な自動化のための標準プログラマブル計測器コマンド（SCPI）を使用して、ネットワーク化されたテスト機器を作成します。
PiMX8 第1章 Altium Designer Projects Pi. MX8 プロジェクト - 導入と概要 Raspberry Pi社は、市場で最も人気があり、広く使用されているシングルボードコンピュータを開発しました。これらの強力なシングルボードコンピュータは、長い間、メーカーやホビーストのシーンだけでなく、産業分野でも使用されてきました。 アプリケーション領域が拡大するにつれて、これらのボードのフォームファクターは、シングルボードコンピュータおよびモジュールの「事実上の」標準として浮上しています。2020年末にコンピュートモジュールCM4が導入されたことで、システムオンモジュールの新しいフォームファクター標準が確立されました。 それ以来、AllwinnerやRockchipのようなメーカーのさまざまなSoCや、堅牢なFPGAが、広く採用されているCM4フォームファクターにシームレスに統合されています。 動機 Pi.MX8モジュールは、CM4互換モジュールのリストに加わります。 このように互換性のあるSoMが多数利用可能な場合、なぜさらに別のバリアントを設計する時間を投資すべきでしょうか？ 答えは簡単です：コンピューターモジュールを中心に複雑で時には高価なシステムを構築するとき、モジュール自体の設計主権も持ちたいからです。私たちは、回路図やレイアウトのソースデータにアクセスしたい、部品不足の場合に自分たちでモジュールのBOMを決定したい、そして最も重要なこととして、PCB上のすべてのコンポーネントのドキュメントにアクセスしたいと考えています。 これは、容易に入手可能なドキュメントを持つコンポーネントを使用して、完全にオープンソースのプロジェクトの文脈でのみ可能です。 以前のPi.MX8レイアウト改訂の画像 この記事および今後の記事では、完全にオープンソースのCM4互換モジュールを設計することを検討します。私たちの旅の終わりには、CM4互換モジュールのソースデータが公開され、誰でもレビュー、修正、または構築するために利用できるようになります！ 主要SoCの選択 周辺コンポーネントを選択する前に定義しなければならないコアビルディングブロックは、システムオンチップです。容易にアクセス可能なドキュメントがあり、業界で広く使用されているSoCがあります、 NXPのi.MX8M Plusです。 このSoCは、最大1.8 GHzで動作する2から4コアのCortex-A53コアのいくつかのバリアントで利用可能です。さらに、このプロセッサシリーズ内には、セカンダリのコルテックスM7コアと統合された機械学習アクセラレータが用意されています。 i.MX8M Plus SoCのハードウェア機能
設計フェーズ - リッドアセンブリメカニクス パート2 Altium Designer Projects 設計フェーズ - リッドアセンブリのメカニクス パート2 オープンソースのノートパソコンの蓋の組み立てデザインの第2部へようこそ！前回は、ノートパソコンの蓋の基本的なデザインコンセプトと、ディスプレイ画面にさまざまなセンサーを統合する方法について詳しく見てきました。 この道を引き続き探求し、ディスプレイパネルの上にセンサーPCBを統合する2つの方法を探ります。これは蓋の残りの機械設計に直接影響を与えるため、この課題にどのように取り組むことができるか見ていきましょう。 マザーボードに接続するためのFPCを備えたウェブカムPCB まず、複数のセンサーを統合する必要があることを思い出してください。これには、2つのMEMSマイク、環境光センサー、カメラセンサー、そして7つの静電容量式タッチパッドが含まれます。さらに、各キーに1つのLEDを使用してタッチパッドの均一なバックライトを確保する必要があります。各センサーには独自の高さ要件がありますが、すべてのセンサーはカバーガラスの下側を基準にする必要があります。これらすべてのセンサーを単一のPCBに搭載するためには、複数の高さゾーンを持つボードを設計する必要があります。 異なるセンサーの高さ要件は仕様書に明確に記載されていますが、バックライト付き静電容量式タッチキーはもう少し複雑です。ウェブカムボードの形状と統合に焦点を当てる前に、静電容量式タッチセンサーについて対処しましょう。 静電容量式タッチキー 静電容量式タッチキーは、マイク、ウェブカム、またはWiFi接続など、特定のプライバシーに関わる機能を有効または無効にすることをユーザーに許可するべきです。これらの機能の有効化または無効化は通常、オペレーティングシステムによって処理されます。私たちは、ソフトウェアレイヤーの透明性の欠如により、OSの介入なしにこれらの機能ブロックへの電力を遮断できるハードウェアでこのソフトウェアレイヤーを無効にする能力を持ちたいと考えています。 通常、カメラやマイクを覆うためには、単純なハードウェアスイッチやスライダーが使用されます。しかし、全面がガラスの当社のノートパソコンデザインでは、これはオプションではありません。代わりに、静電容量式タッチセンシングを通じて有効または無効にできる画面上部のバックライト付きアイコンを配置します。
この結果を達成するためには、1mm以上のカバーガラスの厚さを通してタッチを感知する信頼性の高い方法が必要です。タッチ検出用のASICは、センサー電極とタッチ入力の間の距離が増加するにつれて、より高い感度を持つ必要があります。感知パッドとタッチ入力の間にかなりの距離があるシナリオでは、感度が非常に高くなければならないだけでなく、全体のセットアップの信号対雑音比も十分でなければなりません。大きな距離を超えてタッチ入力を感知することは可能ですが、誤ったタッチアクションを引き起こしやすくなります。感知距離が増加するにつれて、実際の有用な信号は感知ASICのノイズフロアに近づきます。 中程度の感度と信号対雑音比を持つ低コストの感知ASICを使用するためには、感知電極を可能な限りタッチ入力に近づける必要があります。 私たちの場合、これは電極をカバーガラスの裏側に直接配置することを意味します。必要なのは、ガラスの裏側に薄いPCBを取り付けることだけです。しかし、これには新たな課題が生じます：銅の電極が邪魔をしている状態で、どのようにしてアイコンを照らすかです。 解決策として、アイコンの輪郭に沿って銅を配置し、カバーガラスに印刷されたタッチアイコンよりも0.3mm大きいカットアウトをボードに残すことになります。 良いニュースは、FPCの製造プロセスが私たちの味方をしていることです。少なくとも1mmの直径を持つフライス工具を使用する硬質PCBとは異なり、FPCはレーザーで切断されます。これにより、最小のコーナー半径なしでより複雑な特徴を実現できます。さらに、レーザーパスは通常、従来のフライス加工と比較して銅のアートワークに対してより厳密な位置決め許容誤差を提供します。 カバーガラスに印刷されたアイコン アイコン用のカットアウトを持つタッチ感知ボード カバーガラスに印刷されたタッチアイコンのカットアウトが完璧に合致していることに気づくでしょう。アイコン内のコーナー半径は、場所によっては0.2mmしかないことがありますが、レーザーカットプロセスにとっては問題ありません。