スプレッディングインダクタンスとは何ですか？

上の画像は、VRMの出力キャップとして使用される可能性がある2つの大きなキャパシタを搭載したPCBを示しています。これにより、統合回路に直流電力を供給できます。しかし、このボードには重要なインダクタンスの発生源が隠されています：電力プレーンと電力レール。

高速デジタルコンポーネントを扱う場合、いくつかのシンプルな電力整合性ルールに従うべきです。プレーンペア、デカップリングキャパシタ、バイパスキャパシタの使用は、PCB内のPDNを必要なインピーダンスを持つように設計するための出発点です。PDNインピーダンスシミュレーションを構築する際に時々無視される量があります：プレーンペアの広がりインダクタンス。この量は、コンポーネントの入力電力ピンに導入されるインダクタンスを決定する際に、単純な役割を果たします。

広がりインダクタンスとは何か？

PCB内のすべての導電性要素には、プレーンペアを含め、いくつかの寄生要素が存在する可能性があります。通常、私たちが気にするのはプレーン容量であり、これは高周波でのPDNのデカップリングを助けるための追加のキャパシタンスを提供します。DC PDNシミュレーションでは、電力損失を探るためにDC導電性を見ます。プレーンペアにはもう一つの寄生があります：広がりインダクタンス。

簡単に言うと、広がりインダクタンスとは、2つの平面とそれらを接続する回路要素に沿って引かれた電流経路によって生じるインダクタンスです。PCBのPDNにおいて、広がりインダクタンスは、デカップリングキャパシタネットワークから始まり、電源平面を経由して負荷入力に入り、そしてグラウンド平面を経由してキャパシタに戻る電流ループによって定義されます。これはこの電流経路によって形成されるループインダクタンスと同等ではなく、平面によって具体的に寄与される全インダクタンスの一部分に過ぎません。平面ペアインピーダンスに寄与する様々な要素は以下の通りです：

なぜ「広がりインダクタンス」という用語を使うのでしょうか？この用語は、電流が電源平面とグラウンド平面のペアで「広がる」ことを示すために使用されます。電流は直線をたどるのではなく、デキャップ出力とビア入力の間の狭い領域に限定されます。これら2点間の平面で文字通りの直線をたどるのではなく、電流は平面内で広がりますが、平面ペアの銅を完全には埋め尽くしません。

この電流が平面内に閉じ込められることは、PDN設計にとって重要な結果をもたらします。つまり、平面の面積を増やしても、必ずしも広がりインダクタンスが減少するわけではありません。これは、大きな平面では、電流が現在の経路に沿って広がり続けることはないためです。代わりに、広がりインダクタンスを変更したい場合は、他の2つの距離を変更することしかできません。

• dを減らす：キャップを負荷ICに近づけると、広がりインダクタンスが減少します
• hを減らす：平面層を互いに近づけると、広がりインダクタンスが減少します

広がりインダクタンスを持つ平面のモデリング

一般に、線形時不変（LTI）電気システムはRLC回路としてモデル化でき、この考え方は広がりインダクタンスを持つ平面ペアにも適用されます。下の画像は、シミュレーションで使用するための回路図で、電力平面に沿った広がりインダクタンスがどのようにモデル化されるかを示しています。C-PlaneからOUTに接続する平面の部分には、2つの要素が含まれています：インダクタンス（L-Plane）と抵抗（R-Plane）。L-Planeは、PDN内で形成される電流ループによって定義される広がりインダクタンスです。C-Planeと合わせて、これら3つの要素が平面ペアに関連するすべての寄生要素を含んでいます。

技術的には、GNDネットに沿った追加の要素が地面プレーンのR-Plane値に対応し、ビア接続のための追加のL-Plane要素がありますが、R-Plane/L-Plane要素にこれらをまとめることもできます。重要なのは、上記の回路図で他のコンポーネントへどのように接続されるかです。PWRはデカップリングキャパシタネットワークからの出力です。PWRからOUTにかけての直列RL要素は、デカップリングキャパシタネットワークの位置をモデル化しています。

上で指摘したように、これは広がりインダクタンスを減らす簡単な方法を意味します：デカップリングキャパシタを負荷ICの入力電源ピンに近づけるか、プレーンの分離を減らします。さらに、電源プレーン内の電流を意図的に分散させるために、デカップアレイから電源入力へ平行に接続するビアを使用することもできます。または、大きなBGAコンポーネントを使用している場合は、広がりインダクタンスを最小限に抑えるために、基板の裏側に直接デカップを配置します。

プレーンに接続されたデカップリングキャパシタ

プレーンペアに接続されたデカップリングコンデンサについてはどうでしょうか？コンデンサ間の間隔にはある程度のインダクタンスが存在するのでしょうか？答えは「はい」存在しますが、このインダクタンスはコンデンサを非常に近くに配置することで容易に減少させることができます。上記で見ることができるように、コンデンサを互いに近づけて配置することは基本的にd = 0とすることになります。

従うべき良いガイドラインは、必要な容量仕様を満たすことができる最小のケースサイズのコンデンサを使用することです。0402ケースサイズは、非常に高密度に設計する必要がある場合を除き、高速ボードに適した一般的な選択肢です。その場合は0201/01005ケースが必要になります。これらのコンデンサでは、ESR値が無視できないことが実際には良いことである場合があります、そしてESL値は通常低くなります。

残念ながら、広がりインダクタンスを計算するための閉じた形式の方程式はありません。計算には、固有関数展開を伴ういくつかの積分が関与します。最も速い方法は、設計をフィールドソルバーアプリケーションにエクスポートすることです。もっと学びたい場合は、研究文献にある包括的なリソースがあります：

• Kim, J.ら "電力分配ネットワーク内のビアを含む平面対エリアフィルのインダクタンス計算におけるキャビティモデルと部分インダクタンスの使用." IEEEマイクロ波理論及び技術に関する取引 59, 第8号 (2011): 1909-1924.

Altium Designer®に組み込まれているSPICEパッケージを使用すると、PDNシミュレーションを含むさまざまなシミュレーションを実行できます。これらのファイルをより高度なシミュレーションのために共同作業者にリリースする準備ができたら、Altium 365™プラットフォームを使用してプロジェクトを共有し、協力しやすくなります。高度な電子機器を設計および生産するために必要なすべてが、1つのソフトウェアパッケージに含まれています。

Altium DesignerとAltium 365で可能なことの表面をかすめただけです。今すぐAltium Designer + Altium 365の無料トライアルを開始してください.