PCIe 레이아웃 및 라우팅 가이드라인

어렸을 때 저는 컴퓨터를 열고 마더보드의 카드 슬롯, 칩과 다른 전자 장치가 복잡하게 얽혀 있는 것을 보면서 어떻게 하면 PCB 레이아웃의 모든 세부 사항을 깔끔하게 정리할 수 있는지 항상 궁금해 했습니다. 컴퓨터 아키텍처 및 주변 장치를 위한 PCB 설계에 대해 더 많이 알게 될수록 저는 우수한 전자 장치를 만들기 위한 PCB 설계자의 헌신에 감사하게 되었습니다.

최신 GPU, USB, 오디오 및 네트워킹 카드는 모두 같은 상호 연결 표준인 PCI Express에서 실행할 수 있습니다 PCIe 장치용 고속 PCB 설계를 처음 접하는 경우, PCI-SIG(주변 장치 컴포넌트 상호 연결 특수 이해 그룹)의 표준 문서를 구매하지 않는 한 이 주제에 대한 정보는 다소 단편적입니다. 다행히도 기본 사양은 몇 가지 실행 가능한 설계 규칙으로 나눌 수 있으며, 올바른 PCB 설계 소프트웨어를 사용하여 다음 PCIe 장치를 쉽게 레이아웃하고 라우팅할 수 있습니다.

여타 고속 설계와 마찬가지로, 라우팅 사양에 관한 표준을 맹목적으로 따른다고 해서 설계가 의도한 대로 작동한다는 보장은 없습니다. 모든 프로토타입 설계는 어떤 신호 무결성 문제도 숨겨져 있지 않도록 철저한 테스트를 실시해야 합니다. 임피던스, 트레이스 길이 등 모든 것을 올바른 라우팅 사양에 맞게 설계했더라도 잘못된 레이아웃 선택으로 인해 설계가 실패할 수 있습니다. 각 세대의 PCIe 사양에는 테스트 요구 사항도 포함되어 있으며, 이는 PCI-SIG 웹사이트에 게시되어 있습니다. 여기서는 테스트에 대해서는 다루지 않겠지만, 표준에 포함된 내용과 최신 PCIe 세대를 가장 잘 준수하도록 PCIe 카드를 설계하는 방법에 대한 간략한 요약을 계속 읽어보시기 바랍니다.

라우팅 사양

현재까지 PCIe 사양을 감독하는 업계 작업 그룹인 PCI-SIG에서는 5개 세대의 PCIe를 출시했습니다. PCIe 5세대는 올해 출시되었으며, PCIe 6세대 장치는 2022년에 출시될 예정입니다. 정확한 라우팅 사양은 특정 컴포넌트에 사용할 PCIe 세대에 따라 다릅니다. 설계 측면에서는 컴포넌트에 필요한 데이터 속도를 지원할 컴포넌트와 호스트 컨트롤러를 페어링해야 합니다. PCIe는 순방향 및 역방향 호환이 가능하므로, 최소 데이터 대역폭은 컨트롤러 및 주변 컴포넌트의 최소 대역폭으로 제한됩니다.

토폴로지 및 데이터 속도

모든 PCIe 링크는 직렬 인터페이스 그룹으로서 높은 처리량을 제공하는 다중 레인(차등 쌍 그룹)으로 구성됩니다. 참고로 PCIe 레인은 직렬임에도 불구하고 함께 사용되는 레인은 병렬 버스를 형성하는 것처럼 보이지만, 실제로는 그렇지 않습니다. 통신은 Rx 및 Tx 레인 그룹을 통해 양방향으로 이루어집니다. PCIe 레인은 차등 쌍으로 지점 간 라우팅되므로, 길이 일치 및 스큐에 대한 표준 규칙이 있어야 합니다. PCIe 표준은 최대 16개의 사용 가능한 레인을 정의하며, 표준화된 PCIe 카드 슬롯의 크기도 정의합니다. 호스트 컨트롤러마다 사용할 수 있는 레인 수가 다르며, 이를 통해 지원 가능한 주변 장치 수를 정의할 수 있습니다. PCIe 장치는 서로 다른 라인 코드(1세대와 2세대에서는 8b/10b, 3세대 이상에서는 128b/130b)의 임베디드 클록킹을 사용하므로 DDR처럼 추가 클록 채널 라우팅을 염려할 필요가 없습니다. 마지막으로, 각 세대는 이전 세대보다 데이터 처리량이 두 배로 증가되어 PCI 5세대의 경우 데이터 처리량이 최대 32GT/s에 달합니다.

손실 예산 및 차동 임피던스

현재 5개의 PCIe 세대는 세대별로 임피던스 및 손실 예산의 사양이 다르므로 필요한 성능을 유지하려면 이러한 사양을 면밀히 준수해야 합니다. 이러한 사양은 아래 표에 요약되어 있습니다. 라우팅에 대한 일부 가이드는 추적 길이 최대값을 명확한 수치 또는 범위로 정의합니다. 아래 표에 총 손실 예산이 정리되어 있으며, 이러한 값은 각 세대에 대해 지정된 최대 데이터 속도에서 측정한 것입니다. 손실 예산에는 PCIe 레인 길이에 따른 삽입, 반환, 커넥터 및 유전체/거칠기 손실이 포함되어 있습니다.

고속 표준은 사양에서 트레이스 길이와 같은 사항을 정의하지만, 더 중요한 것은 라우팅 경로에 따른 손실입니다. 반사, 임피던스 불연속성, 흡수, 구리 거칠기 및 기타 소스로 인한 모든 손실은 라우팅 경로 전체에 걸쳐 누적되며, 트레이스 길이를 결정할 때 반드시 고려해야 합니다. PCIe의 경우, 4세대 제품이 출시되면서 FR4는 더 이상 최선의 선택이 아니었으며 랙 마운트 장치 또는 마더보드에서 볼 수 있는 거리의 라우팅을 지원하려면 손실이 적은 적층판이 필요했습니다. 기판 1개에 대한 트레이스 길이 계산을 다른 기판으로 확장할 경우, 서로 다른 두 기판의 PCIe 레인용 반사 손실 스펙트럼과 삽입 손실 스펙트럼이 일치하지 않을 가능성이 높으므로 주의해야 합니다.

AC 커플링 캡

현재 PCIe 기본 사양에서는 PCIe 레인의 DC 오프셋을 제거하기 위해 채널의 송신기 끝 근처에 176~265nF AC 커플링 캡을 배치해야 합니다. AC 커플링 커패시터는 차동 쌍의 양쪽에 필요하며, 레인의 Tx측 끝에 한 쌍의 개별 커패시터(일반적으로 0402 캡)로 배치됩니다. 드라이버(호스트)가 기본 사양의 범위를 벗어나는 특정 값을 권장할 수 있으므로 컴포넌트 데이터시트를 주의 깊게 살펴보시기 바랍니다.

PCIe 6세대의 경우, PAM4 신호가 데이터 속도를 최대 64GT/s까지 두 배로 증가시키게 됩니다. 마찬가지로 위 표의 추세에 따라 허용 손실 값이 더 증가합니다. 채널 손실과 상호 연결 전체에 걸친 임피던스 일치 보장 외에도, 스택업 설계와 컴포넌트 배치는 PCIe 레인의 차동 쌍에 대한 임피던스 제어를 유지하면서 레이어 전환과 다른 컴포넌트와의 간섭을 최소화하는 라우팅을 가능하게 하는 중요한 요소입니다.

스택업과 레이아웃이 라우팅에 미치는 영향

레인 수가 적은 일반적인 PCIe 보드는 내부 전원면 2개와 외부 표면당 2개의 신호 레이어(마이크로 스트립 라우팅, 보드의 각기 다른 면에 라우팅된 Tx 및 Rx)를 갖춘 4레이어 스택업을 사용할 수 있습니다. 장치 요구 사항에 따라 각 전원 레이어를 서로 다른 바이어스 수준으로 가져올 수 있습니다. 일부 설계에서는 두 전원 레이어 사이에 저속 신호가 흐르는 6레이어 스택업을 사용할 수 있는데, 내부 레이어의 고속 신호로 인해 크로스토크가 발생할 수 있으며 이러한 보드에는 접지가 필요하므로 주의해야 합니다. PCIe 보드의 8레이어 및 10레이어 스택업에 대한 가이드라인도 이용할 수 있습니다.

표준 PCIe 카드를 설계하는 경우, PCB 레이어 스택업에 관계없이 보드의 전체 두께가 PCIe 카드의 표준인 1.57 mm(PCIe Mini의 경우 1mm) 두께 및 핀아웃과 일치하는지 확인해야 합니다. 동일한 기판에 모든 PCIe 컴포넌트가 있는 다른 보드(에지 커넥터 없음)는 합리적인 제조 비용을 보장하기 위해 표준 두께를 준수하되 레이어 수나 두께는 자유롭게 변경할 수 있습니다.

PCIe 카드 슬롯이 있는 마더보드는 일반적으로 모든 신호를 동일한 레이어에 라우팅하므로(Rx와 Tx가 각각 보드의 반대면에 있음) 레이어 전환 없이 레인을 라우팅할 수 있는 충분한 공간을 보드에 남겨 두어야 합니다(비아에 관한 자세한 설명은 아래 참조). 이후 세대의 일부 PCIe 라우팅을 살펴보면 트레이스가 지그재그 라우팅을 통해 기판의 섬유 직조로 인한 왜곡을 보정하는 것을 알 수 있습니다. 손실이 적은 촘촘한 유리 직조 기판을 사용하는 경우 이 요구 사항을 완화할 수 있으나, 기판이 애플리케이션의 사양에 맞게 작동하는지 테스트해야 합니다.

핀, 패드, 비아 및 브레이크아웃 라우팅

장애물을 피해 라우팅하고 PCIe 보드에 컴포넌트와 비아를 적절하게 배치하는 것은 특히 중요합니다. 핀, 패드, 컴포넌트로의 라우팅 및 BGA 브레이크아웃 라우팅은 대칭이고 길이가 일치되어야 하며, 링크의 소스 끝 근처에는 길이 조정/불일치를 적용해야 합니다. 차동 쌍은 전체 길이에 걸쳐 단단히 커플링되어야 하므로, 라우팅 경로에 위치한 패드, 비아 또는 컴포넌트로 인한 변동은 피해야 합니다. 배치에서 이 중요한 포인트에 유의하면 보드 재설계 후 신호 무결성 문제가 발생하는 일을 예방할 수 있습니다.

BGA 또는 기타 컴포넌트에서 브레이크아웃을 라우팅하는 경우에도 마찬가지입니다. 예를 들어 BGA로 라우팅하려면 패드 중 하나에 도달하기 위해 하나의 트레이스에 벤드를 배치해야 합니다. 또한 가능하면 다른 트레이스에도 동일한 벤드가 표시되어야 합니다. 더불어 쌍은 트레이스 사이에 있는 패드에 라우팅하지 말고 BGA의 인접한 패드 사이에 함께 라우팅해야 합니다. 자세한 내용은 BGA의 PCIe 인터페이스에 라우팅하는 방법에 관한 이 게시물에서 확인하세요.

비아의 경우, Intel의 PCIe 1세대 표준 초안에는 PCIe 레인의 비아 수 제한이 명시되어 있었습니다. 하지만 엄격한 비아 수 준수보다는 상호 연결의 모든 비아에서 발생하는 총 손실이 더 중요합니다. 일반적으로 PCIe 라우팅의 모든 작용은 하나의 레이어(각기 다른 면의 Tx와 Rx)에서 이루어지지만, PCIe 레인의 끝에 비아가 있을 경우 손실에 유의해야 합니다. 비아 개수를 최소화하고 백드릴링하는 것이 이상적이며(블라인드/매립 비아를 사용할 필요가 없음), 레이아웃/라우팅을 올바르게 수행하면 반복되는 레이어 전환에 비아가 필요하지 않습니다.

PCB 설계 소프트웨어에 제어 임피던스 라우팅 기능이 포함되어 있으면 임피던스, 커플링 및 트레이스 길이를 사양에 맞게 유지하는 것이 훨씬 쉬워집니다. 설계 소프트웨어에서 직접 임피던스 허용 오차를 지정할 수 있으며, 인터랙티브 라우팅 툴이 올바른 지오메트리와 간격으로 트레이스가 배치되도록 보장합니다. Altium Designer^®의 레이아웃 및 라우팅 기능은 시뮬레이션, 검증 및 생산 준비 기능과 함께 하나의 프로그램에 통합되어 있습니다. CircuitStudio^® 패키지는 설계가 PCIe 레이아웃 라우팅 사양을 충족하는지 확인하는 데 도움이 됩니다.

이제 Altium Designer의 무료 평가판을 다운로드하여 레이아웃, 라우팅 및 검증 기능을 상세히 체험해 볼 수 있습니다. 자세히 알아보려면 지금 Altium Designer 전문가에게 문의하세요.