Mobile menu
Altium Designer
ホーム Altium Designer

Altium Designer - 回路・基板設計ソフトウェア

簡単、効果的、最新： Altium Designerは、世界中の設計者に支持されている回路・基板設計ソフトウェアです。 Altium DesignerがどのようにPCB設計業界に革命をもたらし、設計者がアイデアから実際の製品を作り上げているか、リソースで詳細をご覧ください。

基板レイアウトツール Altium Designer 製品情報 Altium Designer クイックスタートガイド Altium Designer マニュアル
Filter
見つかりました
Sort by
役割
ソフトウェア
コンテンツタイプ
適用
フィルターをクリア
1:0:38 PADSデータからAltium Designerへの移行 61 min Webinars Altium Designerには、他社PCB設計ツールから、PCBファイルやライブラリファイルを含むデータを取り込むことができる Import Wizard があることをご存じでしょうか？設計ツールを変更、または他の会社からデザインを入手した場合など、回路図、またはPCBデザインを別のPCB設計ツールにインポートする必要がでてきます。 Altium Designerでは、Importer Wizardによって、プロジェクトの回路図とPCBデータの両方をインポートできます。OrCAD, PADS, Mentor Expedition, eDX Designer, CADSTAR, Allegro, EAGLE, CR-5000など、多くの他社PCB設計ツールに対応しています。このオンデマンドWebセミナーでは、PADSのデータを例に、データの変換方法や移行後のAltium Designerの活用方法について解説します。以下は、セッションで紹介されたトピックとなります。 自動化による効率的な製図 図面テンプレートの作成 時計
ペースメーカーを用いたPCB基板内蔵アクティブコンポーネントの旅 ペースメーカーを用いたPCB基板内蔵アクティブコンポーネントの探求 1 min Thought Leadership アメリカ合衆国では年間20万台のペースメーカーが埋め込まれており、心臓の異常を修正する手術プロセスは日常的なものとなっています。プロセスの準備をする際、心臓専門医は最適な埋め込み方法を決定するために3種類の切開方法から選択します。各切開方法は、患者の快適さと手術に伴うリスクの程度に影響を与えます。 切開は静脈へのアクセスを提供し、ペースメーカーのためのスペースを割り当てます。心臓専門医は、人間の組織から形成されたポケット内にデバイスを囲むことでペースメーカーを埋め込みます。外科医は、切開後に一本または二本の指を使って肉質の組織を優しく広げることで、皮膚のすぐ下の組織層内にポケットを形成することを選択できます。 別の方法として、ペースメーカーを胸筋の下に配置することがあり、これは主要な筋肉に浅い切開を入れることから始まります。この技術は、ポケットを作成するための鈍的な解剖で終わります。どちらの場合も、傷の閉鎖と治癒プロセスにより、組織がペースメーカーを包み込むことになります。 ペースを保つ マイクロコントローラー、MOSFET、電圧レギュレーター、 集積回路などのアクティブコンポーネントをPCBの基板内に埋め込むコンセプトは、人間の体内にペースメーカーを埋め込むプロセスと鏡像のようなものです。統合モジュールボード技術を使用すると、SMTコンポーネントは従来の硬質基板の表面にあるキャビティに埋め込まれます。 技術の進歩により、キャビティのサイズがより正確になり、PCB設計では、コンポーネントの寸法に対応するさまざまなキャビティ形状を取り入れることが可能になりました。誘電体材料を除去するためにレーザーを使用することで、位置精度と正確なキャビティの深さを実現します。小さく精密なフライス加工やルーティングツールも、コンポーネントに対する厳密な許容誤差を持つキャビティを製造するために必要な制御を提供します。 コンポーネント、基板、およびビルドアップ材料の間には、適切な回路動作のために、機械的、化学的、電気的な互換性が存在しなければなりません。コンポーネントを整列させて配置した後、次のステップは、等方性のはんだを含む成形ポリマーでキャビティを充填することです。ポリマーとはんだの混合物は互換性を保証します。コア基板を樹脂コーティングされた銅でラミネートすることで、マイクロビアの製造が可能になります。 強力なPCB設計ソフトウェアを使用すると、ビア製造を追跡するのに役立ちます。 埋め込みウェーハレベルパッケージング（EWLP）、埋め込みチップビルドアップ（ECBU）、チップインポリマー（CIP）プロセスは、製造中にアクティブコンポーネントを多層PCB内に完全に埋め込むことを可能にします。誘電体材料にキャビティをドリルで開けるのではなく、第二の埋め込み技術は、薄いウェーハパッケージをビルドアップ誘電層に直接配置します。 薄いパッケージのダイは基板に接合された後、PCBメーカーは液体エポキシまたは樹脂コーティングフィルムをダイ電材として適用し、コンポーネントを基板に成形します。EWLPはファンインを必要とし、ウェハーレベルで始まりますが、ECBU方法では、アクティブコンポーネントを完全に硬化したポリアミドフィルムの上に面を下にして取り付け、次元安定性のためにフレームに取り付けられ、ポリマー接着剤でコーティングされます。その後、メーカーはインターコネクト構造を構築します。 CIP方法は、一方で、薄いコンポーネントをコア基板の上に直接配置し、チップを接着剤で接合し、PCBのポリマー蓄積層にデバイスを埋め込みます。レーザードリリングは、コンポーネントの接触パッドへのビアを確立し、埋め込まれたアクティブコンポーネントの直上に受動デバイスを直接取り付けることを容易にします。 人生は試練に満ちている 心臓専門医はペースメーカーが機能すると仮定できません。ペースメーカーのインプラントにおいて心室および心房リードの配置が行われた後、心臓チームはペーシングチェックを実施します。ペーシングチェックの一部には、「境界電流」、つまり体の中心部から損傷した心臓への電流を確認することが含まれます。大きな電流は、リード先端電極と心筋との間に良好な接触があったことを示します。 それから、ペーシングチェックは、適切なミリボルト感知信号、正しいインピーダンス、適切なペーシング閾値、およびリード接続の安定性をテストします。これらのテストはそれぞれ、ペースメーカーが心臓の固有のリズムを感知し、心室を正しくペースし、心筋組織を電気的に捕捉するために必要なエネルギーを提供することを保証します。 組み込みアクティブコンポーネントも同様に徹底的なテストアプローチを必要とします。組み込みによりコンポーネントとPCBのサイズが小さくなることは利点をもたらしますが、プロセスによって欠陥が生じる可能性があります。小さく薄いはんだ接合部は割れることがあります。不適切な量のはんだペーストや誤ったはんだ付け温度も、弱い結合や断続的な接続を引き起こす可能性があります。 PCBのサイズを小さくすると、トレース間のショートサーキットの可能性が高まる場合があります。PCBにかかる機械的ストレスは基板を割れさせることがあり、はんだ付け中の表面張力の増加はトゥームストーニングを引き起こすことがあります。 これらの可能性を考慮すると、テストルーチンでは、オープントレース、トレース間のショートサーキット、およびマイクロショートをチェックする必要があります。埋め込みプロセスにはしばしば熱と真空圧が関与するため、変形したトレースや非導電性のビアもチェックするべきです。また、アクティブコンポーネントに対して機能的な低電圧テストを使用することも望ましいでしょう。新しいバージョンのフライングプローブテスターは、各側に4つのプローブを提供し、組み込みアクティブコンポーネントに対して包括的な機能テストを実行できます。 回路設計を行う際に適切なテストルーチンを確保することは、長い目で見ると手間を省くことができます。 これにはもう一つの側面があります 記事を読む
PCB設計内に割り当てられたテストポイントの検索とレポート PCB設計内に割り当てられたテストポイントの検索とレポート 1 min Thought Leadership 学校のテストでも運転免許のテストでも、仕事で日常的に口にする類のテストでも、「テスト」という語は、普段落ち着いている人を不安な気持ちにさせる可能性があります。反対に、テストに関わりがなければ同じ人でも明らかにリラックスしています。おそらく、PCB設計者は、自分の設計へのテストポイントの割り当てを終えると、大きな安堵のため息をつくでしょう。ただし、テストポイントを割り当てただけでは作業は終わりではありません。 PCB設計でのテストポイントの割り当ては、プロセスの前半部分に過ぎません。割り当て後は、テストポイントの割り当てを検証して、テストポイントの情報をレポートする必要があります。幸いAltium Designerには、テストポイントをチェックする高度なDRC機能と、テストポイント情報を使いやすいファイルに出力するためのユーティリティが用意されています。テストポイント割り当て後のそれらの手順の進め方について、以下で説明しましょう。 テストポイントの設定と割り当てのおさらい ここでは、製造中に自動的に行われるテストで使用される、プリント回路基板のテストポイントについて復習します。ベンチテストを実行するために技術者に提供されるPCBのテストの位置については説明しません。自動的に割り当てられたテストポイントの位置は、bare-board（製造）テストと、基板の組み立て後に行われるin-circuitテスト（ICT）の両方で使用されます。 Altium Designerには、テストポイントとしてビアおよびパッドを割り当てる機能があります。この割り当ては、特定のビアまたはパッドの属性を変更することにより手動で行うか、Testpoint Managerを使って自動で行うことができます。Testpoint Managerには、テスト対象のネット、テストポイントの候補とすべき特定サイズのビアまたはパッド、テストポイントのグリッド、その他のオプションなど、テストポイントの制約に関する設定があります。 Testpoint Managerを動作させるには、テストポイントのデザインルールを設定しておく必要があります。このルールは、後続の手順で行うテストポイント割り当ての検証にも適用されます。テストポイントの設定および割り当ての詳細については、 Altium DesignerでPCB設計のテストポイントを使用する方法をご覧ください。 割り当てられたテストポイントの検証 テストポイントを割り当てた後は、それらを検証して確認する必要があります。Altium Designerは、テストポイントのスタイルとデザインルールで設定した使用ルールに沿って、テストポイントの割り当てをチェックします。テストポイントのチェックは、製造担当に基板を送る前に実行する必要があるもう1つのDRCです。 テストポイントの割り当て後に基板を編集した場合、何らかの形でテストポイントに影響を及ぼした可能性があります。設計を次のフェーズに移行させる前に全てをチェックしておくことはよい設計習慣です。 テストポイントの割り当てについての最初の記事と同じ設計例を使用して説明します。 最初に行うのは、検証プロセスを実際に実行するためのエラー条件を組み込むことです。テストポイントの候補が全てオフグリッドのスルーホールパッドだったので、テストポイントのグリッドの使用はオフにしていました。エラーを見つけるため、テストポイントのグリッドを以下のように表示します。テストポイントのデザインルールは、[Design] ≫ 記事を読む
伝搬遅延を減らす：ロジックゲートと回路基板をタイムリーに保つ ロジックゲートの伝搬遅延を最小限に抑える：パルス列を同期させる 1 min Thought Leadership アナログ時計を使用している場合、夏時間は個人的な生活や職業生活に大きな混乱をもたらすことがあります。起きたときにスケジュールが1時間狂っていることに気づかないこともあります。誰もが夏時間の犠牲になったことを認めたくないものですが、これが起こると、スケジュールを再同期させなければなりません。 時計と電子部品を同期させることは、高速PCB設計において重要です。バストレースルーティング、高性能DDRメモリ、一般的な高速回路などのアプリケーションでは、信号とクロックパルスの正確なタイミングが必要です。xorゲートやNANDゲートなどのロジックゲートの伝搬遅延は、データを破損させ、重要なコンポーネントをシステムクロックと同期させることができなくなります。さらに、セットアップ時間とホールド時間は、クロックと信号のトレースを正確にルーティングすることを要求します。ゲート遅延などで供給電圧が停止すると、任意の集積回路が問題を経験する可能性があります。しかし、デジタル電子機器における伝搬遅延とは何でしょうか？ セットアップ時間とホールド時間 ロジックゲートにおける伝搬遅延は、通常、ロジックゲートの立ち上がり時間または立ち下がり時間を指します。これは、入力状態の変化に基づいてロジックゲートが出力状態を変更するまでの時間です。これは、ロジックゲートに固有のキャパシタンスによって発生します。過去には、クロックやデータ伝送速度が遅かったため、伝搬遅延はデジタル回路において主要な問題を引き起こすことは通常ありませんでした。なぜなら、立ち上がり時間や立ち下がり時間が比較的速かったからです。 しかし、現在の状況はそれほど便利ではありません。 高速回路では、クロック周波数がデジタル電子機器の伝搬遅延と同等になることがあります。その結果、システム内を移動するデータがクロックと同期していない可能性があります。例えば、ロジックゲートの伝搬遅延によって、デバイスに深刻な影響を及ぼすことがあります。この不一致のために、コンポーネントが設計通りに動作しないことがあります。ロジックゲートの伝搬遅延、または回路内の他の任意のタイプの伝搬遅延は、データ集約型アプリケーションでデータ破損を引き起こすこともあります。 例として、次のクロックパルスでトグルするように設定された立ち上がりエッジフリップフロップを考えてみましょう。クロックパルスの立ち上がりエッジが到着すると、出力状態はトグルし始めます。しかし、出力状態は即座に切り替わりません。代わりに、出力状態が0から1へ、またはその逆へ上昇するのには時間がかかります。これは、フリップフロップの下流にある出力パルスとクロックパルスが同期していない可能性があることを意味します。 伝搬遅延はオシロスコープで測定できます 伝搬遅延の補償 明らかに、デジタルシステムでクロック信号を速めることはできませんし、PCBの異なる部分でクロックパルスを選択的に速めることもできません。しかし、トレースの長さを調整することで、デバイス内の異なる信号の到着を遅らせることができます。小さな延長を加えることで、パルスをわずかに遅らせ、信号を再び同期させることができます。クロックトレースをわずかに遅らせることで、ICが適切な状態に落ち着く時間を与え、それでも同期を保つことができます。 適切な補償には、PCB内の異なるコンポーネント間の クロックスキューを計算することも必要です。ほとんどの場合、PCBはグローバルクロックによって動作し、それが直接異なるコンポーネントに供給されます。トレースが異なるコンポーネントに分岐する方法によって、クロックスキューが蓄積され、クロックと信号パルスを同期させるためにより大きなセットアップ時間とホールド時間が必要になることがあります。 信号が次のクロックパルス前に完全レベルに達するのに十分な時間を与える方法の一つは、PCBの特定のポイントでクロックトレースを迂回させることです。蛇行迂回はクロックパルスにちょうど良い遅延を与えることができます。差動トレースは一緒に迂回させ、密接な結合を維持する必要があります。 デバイスに必要なトレースを提供する では、どのトレースを迂回させるべきか、どうやって選ぶのでしょうか？補償は各ネットのトレースに適用されるべきです。まず、ネット内で最も長い信号トレースの長さを探し、残りのトレースがすべてのトレースを通じて信号が同期されるように迂回させます。最後に、このネットのコンポーネントに接続するクロックトレースの長さを調整します。ICが完全電圧に達するのに十分な時間だけクロックパルスを遅延させます。 ライン遅延と立ち上がり/立ち下がり時間 デジタル電子回路において、線路遅延と伝搬遅延は時々、同じ意味で使われることがあります。線路遅延は伝搬遅延と重要な関係があり、特定の条件下では信号伝送の問題を引き起こすことがあります。具体的には、出力信号の立ち上がり時間または立ち下がり時間を出力トレース上の線路遅延と比較する必要があります。トレースの長さが長い場合、出力信号は移動するパルスとして動き、インピーダンスの不一致で反射されることがあります。 特定の条件下では、信号トレースを伝送線として扱う必要があります。業界の経験則の一つに、PCBトレースの片道線路遅延が信号の立ち上がり/立ち下がり時間（どちらのエッジが速いか）の半分以上に等しいかそれ以上の場合、ロジックICからの出力信号トレースを終端することがあります。 これは、回路の信号トレースが十分に短い限り、インピーダンスの不一致があっても問題ないことを意味します。トレースが短い場合、信号はその完全な電圧レベルまで上昇し、出力電圧はトレース全体に適用されます。移動するパルスではなく、信号は二点間の一時的な定電圧として存在し、信号の反射はありません。 優れたPCBレイアウトソフトウェアである 記事を読む
32 SmartComponentPlacement - Features:ADSCvid 1 min Videos 記事を読む
Customer Success Stories SpaceQuest Find out how SpaceQuest used Altium to develop an experimental identification system from concept to flight hardware in six weeks.
51 ReusableBatchOutputConfiguration - Features:ADSCvid 1 min Videos 記事を読む