Mobile menu
Altium Designer
ホーム Altium Designer

Altium Designer - 回路・基板設計ソフトウェア

簡単、効果的、最新： Altium Designerは、世界中の設計者に支持されている回路・基板設計ソフトウェアです。 Altium DesignerがどのようにPCB設計業界に革命をもたらし、設計者がアイデアから実際の製品を作り上げているか、リソースで詳細をご覧ください。

基板レイアウトツール Altium Designer 製品情報 Altium Designer クイックスタートガイド Altium Designer マニュアル
Filter
見つかりました
Sort by
役割
ソフトウェア
コンテンツタイプ
適用
フィルターをクリア
PCBトレースとパッドのクリアランス：低電圧対高電圧 PCBトレースとパッドのクリアランス：低電圧対高電圧 1 min Thought Leadership 高電圧/高電流設計は、設計者が満たす必要がある安全要件を伴います。同様に、高速設計では、信号の整合性を保証するためにクロストークを抑制する必要があります。両方の領域に関連する主要な設計要素は、PCBトレースクリアランスとパッドクリアランスの値です。これらの設計選択は、安全性、ノイズ抑制、および製造可能性のバランスをとるために重要です。 IPC 2221電圧および間隔基準は、導体間のESDを防ぐためのガイダンスを提供しますが、すべてのボードがこの基準を満たす必要はありません。PCBトレース間の距離の電圧と信号の頻度（またはデジタル信号のエッジレート）に応じて、PCBトレースクリアランスに異なる値が必要になる場合があります。製造可能性を確保しながら、PCBクリアランスレイアウトのこれら2つの側面をどのようにバランスさせるかについて説明します。 低電圧 (15 V) IPC 2221電圧および間隔基準によると、一般用途デバイスの最小PCBクリアランスルール（実際には、任意の2つの導体間のクリアランス）は0.1 mmまたは4ミルです。電力変換デバイスの場合、この最小PCBトレース幅および間隔は0.13 mm、または5.1ミルです。これらのボードは「高電圧」とは考えられず、これらのボードの導体間隔はHDI領域に近づき始めます。 これらの電圧では、デジタル信号、低周波アナログ信号、または単に中程度の電流でのDCを扱っている可能性があります。デジタル信号の場合、典型的なルールは「3W」ルールに従うことです。ここで、トレース間のクリアランスはトレースの幅の3倍です。典型的な50オーム制御インピーダンスのマイクロストリップの場合、トレース幅は約20ミルになるため、推奨されるPCBトレース間隔は60ミルです。 IPC 2221の要件内にまだ十分に収まっており、主な焦点は効率的なルーティングとDFMにあるべきです。HDI領域でも、BGAの細かいピッチパッド間をルーティングする必要がある場合でも、一般的に3.3Vまたは約1Vで作業しているため、これらの電圧要件を心配する必要はありません。 高電圧（>15 V） 高DC電圧では、PCBトレースのクリアランス値を選択する際の主な懸念事項は、露出した導体間でのESD（静電気放電）と樹枝状成長を防ぐことです。高AC電圧の場合、または高電流を出力するスイッチングレギュレータを使用する場合、ESDと樹枝状成長だけでなく、クロストークについても心配する必要があります。クロストーク抑制ガイドラインは、非常に高い電圧になるまで、導体間の必要なPCB電圧クリアランスまたは間隔を過剰に規定しています。 IPC 2221とクロストーク抑制のバランスをどのように見つける必要があるかを考えるために、次の仮定の状況を考えてみましょう。制御インピーダンスのマイクロストリップ（幅20ミル）が、高電圧ACラインの近く、または高電流DCレギュレータの出入りするトレースの近くにあるとします。"3W"ルールに従うと、平行なマイクロストリップ間および近くの高電圧ラインとの間隔は1.5 mm、または約60ミルであるべきです。これは、高電圧レベルが電力変換デバイスの場合は180V、その他の高電圧製品の場合は340Vに達するまで、IPC 2221に十分適合するものです。 記事を読む
これらのアンプは動作中に安定していますか？PCB内のアンプの安定性について知っておくべきことがここにあります。 高周波数と漂遊容量におけるアンプの安定性 1 min Thought Leadership アンプは、現代生活を可能にする重要なコンポーネントの一つです。無線通信からパワーエレクトロニクスまで、これらの製品が適切に機能するためには、アンプが安定して予測可能に動作する必要があります。安定性分析は、物理学と工学の中で私のお気に入りのトピックの一つであり、予想外の場所でよく出くわします。その一つがアンプです。 フィードバックとゲインを持つ時間依存の物理システムは、システムが安定した振る舞いに達する条件を持っています。アンプの安定性は、これらの概念をアンプに拡張し、意図しないフィードバックによってシステム出力が望ましくない飽和状態に成長する可能性がある場所です。適切な設計とシミュレーションツールを使用すれば、レイアウトを作成する前に回路モデルの潜在的な不安定性を簡単に考慮に入れることができます。 RFアンプの安定性に及ぼす漂遊容量の影響 アンプ回路の不安定性の源泉、およびアンプICの入出力ポート間は、寄生容量です。この寄生容量は、アンプに接続されるトレース間に存在します。寄生容量は、長いトレース（すなわち、伝送線）のインピーダンスを特定の値に設定するために重要です。しかし、寄生容量はまた、出力ポートと入力ポート間の意図しないフィードバックの経路を提供します。 このフィードバックパスは容量性であるため、入出力信号の周波数が高いほどそのインピーダンスは低くなります。現在、これは通常チップレベルで対処されていますが、より多くのRFアンプがますます高い周波数で動作するにつれて、PCBのトレースやパッドからの寄与がより重要になってきます。わずか数pFの寄生容量でも、運用中にアンプを不安定にするのに十分です。 ボードレベルでは、入力の漂遊容量が帯域幅を制限する効果を持ち、帯域幅は因子(1 + ゲイン)によって減少します。解決策は、アンプのポートでトレースとパッドを設計して寄生容量を最小限にするか、フィードバックループに補償容量を追加することです。高GHz帯域（例えば、mmWave周波数）では、コンポーネント間の間隔は臨界長よりも大きいため、 インピーダンス制御ルーティングを使用する必要があります。SoCへの一部のコンポーネントの統合は、この問題を解消するのに役立っていますが、今後のデバイス用の多くのRFアンプは依然として個別のコンポーネントとしてパッケージされています。典型的な例は、mmWaveアプリケーション用の新しいパワーアンプです。 アンプの安定性を評価する典型的な方法は、メーカーの評価ボードを使用して、直接、任意の過渡的な挙動を測定することです。もう一つの選択肢は、アンプに接続された入力および出力トレース上の寄生容量を決定し、これらをシミュレーションに含めることです。これらのシミュレーションでは、寄生容量を打ち消すために、アンプのフィードバックループに補償用のキャパシタを実験的に追加することもできます。 シミュレーションでの漂遊容量の考慮方法 あなたの回路図は、完璧な回路の2D描画に過ぎません。システム内のどこにも漂遊容量要素を含んでおらず、PCBの実際の挙動を正確に反映していません。とはいえ、適切な設計ツールを使用すれば、PCBに寄生を簡単に含めることができます。受動部品の 自己共振をシミュレートしようとしているのか、またはシステムの他の部分の漂遊容量をシミュレートしたいのかにかかわらず、戦略的な場所に回路図にキャパシタを追加する必要があります。 アンプの入力における漂遊容量をシミュレートするには、適切なサイズのキャパシタとACソースをアンプの入力に追加するだけです。キャパシタはシャント要素として配置されます（つまり、共通のグラウンド接続に接続されます）アンプの入力ポートと出力ポートに。また、アンプコンポーネントの検証済みコンポーネントモデルを使用して、寄生容量の存在下でのアンプの動作を把握する必要があります。シャント容量要素は、基板内のグラウンドと入出力トレース間の結合をモデル化します。 その後、2種類のシミュレーションを実行できます： 過渡解析および 極-零点解析。 過渡解析の予想結果 過渡解析では、アンプが動作するにつれて信号が不安定になり、時間とともに飽和に達するかどうかを確認できます。以下のグラフは、大きな寄生容量による強い不安定性を持つ100 GHz信号の例示結果を示しています。ここでは、意図しない強いフィードバックと高入力信号レベルにより、出力の過渡電圧が2Vの飽和値に達しています。 記事を読む
PCB レイアウトの経験則 PCB レイアウト「経験則」に関する議論が激化 1 min Blog PCB設計者 PCB設計者 PCB設計者 今日に至るまで、20年近く前に初めて一般的になった多くのPCBレイアウト「経験則」を未だに目にします。これらのルールは今でも広く適用されているのでしょうか？答えは確固たる「多分」です。PCB設計ルールに関するフォーラムで見られる討論の多くは、常に/決してしないという議論に発展し、一部の設計者は、一般的な設計ルールが適用されない状況で、それらを使用したり無視したりします。場合によっては、これによって基板が故障することはありません。一部の PCB 設計のベテランが言ったように、基板は偶然にも問題なく動作する可能性があります。 PCB レイアウトの経験則に関する議論は、これらのルールが正しいか正しくないかということではありません。問題は、これらのルールに関する議論が文脈を欠いていることが多く、一部の人気のあるフォーラムで見られる「常に/決して」タイプの議論につながることです。この記事での私の目標は、一般的な PCB 設計ルールの背後にある文脈を伝えることです。願わくば、これらの異なるルールがいつ適用され、いつ回避されるべきかを説明できればと思います。 一般的なPCBレイアウトの経験則 前置きはこれくらいにして、いくつかの一般的な PCB レイアウトの経験則を詳しく分析し、我々がこれらの設計ルールの背後にある有用なコンテキストを提供できるかを見てみましょう。 直角配線 この特定の経験則については、 最近の記事で説明したので、ここでは重要な点のみを繰り返します。直角配線ルールでは、隣接する信号レイヤーの配線を垂直方向に配線して、これらの隣接レイヤーの配線間の誘導性クロストークを排除する必要があると述べています。高周波では、容量性クロストークが支配し始め、直角の配線間に電流スパイクを生成することがわかります。 低立ち上がり時間と低周波数 (数 GHz 未満) では、隣接するレイヤーの直角配線間に大きな容量性クロストークはありません。RF 基板の高周波数 記事を読む
Altium Designerでのスタート | ルールの変更！ Altium Designerでのスタート | ルールの変更！ 1 min Blog Altium Designerの環境はルールによって制御されており、これらのルールは「PCBルールと制約エディタ」と呼ばれる強力なツールを使用して作成されます。 コンポーネントの配置とルーティングが始まる前にルールを作成することで、Altiumは設定に応じて、間違いを犯すことを警告したり防いだりすることができます。途中でルールが変更された場合、Altiumの高度な デザインルールチェッカーは、改訂されたルールに基づいて違反を強調表示し、整理された形式でレビューおよび編集のために報告することができます。 PCBルールと制約エディタ 「」テンプレートを使用して新しいプロジェクトを作成し、そのプロジェクトに新しいPCBを追加すると、いくつかのデフォルト設定が既に割り当てられた空のPCBが作成されます。ここでは、それらの設定のいくつかをレビューし、いくつかの変更を提案します。 メインメニューからデザイン > ルールを選択するか、キーボードから「DR」と入力します。 左側にカテゴリーで分類された列がある新しいウィンドウが表示されるはずです。 白い三角形が隣にあるカテゴリーは、その中にさらに情報があることを意味します。 以下の例では、最初のカテゴリ「Electrical」と呼ばれる白い三角をクリックしました。それによりサブカテゴリが表示され、「Clearance」をクリックしてクリアランスルールを表示しました。 上に示されたクリアランスルールでは、単位はミルに設定されており、デフォルトのクリアランスは10ミル（穴を除く）に設定されています。私のような古参者はまだ「ミルで考える」ことがありますし、一部のベアボード製造業者はDFM文書でミルを使用していますが、現在ではほとんどの人がメートル法を使用しています（メートル法のみの場合、ミルはインチの千分の一です）。 エディターではどちらのシステムも使用でき、ミルとmmを簡単に切り替えることができます。「Ctrl-Q」（コントロールキーを押しながらQを押す）を使用すると簡単です。提供されている単位で値を入力する方が、単位変換ツールを使用するよりもはるかに簡単です。 これらのカテゴリのいくつかには、「Advanced」モードがあり、さらに多くの可能性が開かれます。上の写真では、「Simple」ボタンの隣にあります。 また、このクリアランスルールが全てのネットに適用されることに注意してください。特定のネットに異なるクリアランスを設定する新しいルールを作成したい場合は、「クリアランス」を左列で右クリックし、「新規ルール」を選択します。新しいルールでは、スコープを特定のネット、例えば高電圧ネットクラスなどに変更し、そのルール内で高電圧ネットのクリアランスを増やすことができます。最も具体的なルールを優先リストの上位に移動させ、「全て対全て」のルールがリストの最後のルールであることを確認してください。 PCBルールエディタの構造を簡単に見てきましたが、この記事の残りの部分では、エディタのルールカテゴリのいくつかにおける個々の設定について説明します。 例えば、上の「クリアランス」設定の画像では、穴を除いてすべてのクリアランスが10ミルに設定されています。ほとんどの現代の回路基板設計では、それよりも小さいクリアランスを使用しています。多くの年月を通じて、私は8ミルのトレースと7ミルのクリアランスで配線を行ってきましたが、基板上にスペースがある場合は今でもそれを使用していますが、より小さい幅とクリアランスが一般的です。裸の基板製造業者がより小さい特徴に対してコストを加算し始める場所を見つけ出すことができれば、彼らの限界を超えないことでお金を節約できるかもしれません。 穴のためのクリアランス設定では、デフォルトはゼロに設定されています。Altiumのドキュメント（「穴対オブジェクトのクリアランスチェック」という段落の下）の例では、0.381 mm（15ミル）に設定されています。15は良い最小値ですが、私は少なくとも20を使用します。 記事を読む
Altium Designerでブラインドビアとベリードビアを使用する Altium Designerでブラインドビアとベリードビアを使用する 1 min Thought Leadership 5ポンド用のバッグに10ポンドの荷物は入らない――この古いことわざは、PCB設計の配線トレースに特にあてはまります。残念ながら最近はこのような要求がノルマになっているように見えます。近頃はだれもが設計の密度を上げることやフォームファクタを削減すること、あるいはその両方を望んでいますが、これに対応するための方法の1つが、配線でブラインドビアとベリードビアを使用することです。これらのビアを使うと、スルーホールビアが接続されていないレイヤーでスルーホールビアが占めていたはずのスペースを利用できるため、配線方法の選択肢が広がります。 この設計技術が開発されてから、かなりの時間がたっているものの、まだ使用したことがないPCB設計者は大勢います。これらのビアを使い始めたとしても、他のビアに戻りたくなくなる恐れがあるため注意が必要です。また、製造コストも上がってしまうため、使用にあたっては事前の計画も必要です。ブラインドビアとベリードビアの使い方をよくご存じでない方のために、Altium Designerでのこれらのビアの使い方を簡単に説明します。 Altium Designerでビアを使用する 製造、実装を通して、レイアウトを正確かつ確実なものにする必要があります。選択した材料とメッキ、使用予定の半田、コンポーネントと試作品の入手した見積もり、基板のその他の要件も考慮します。Altium Designerのブラインドビアとベリードビアは、レイヤースタック全体ではなく特定のレイヤーを接続するように設定される以外は通常のビアと同じです。そのため、ブラインドビアとベリードビアの設定および使用方法を理解するには、まず通常のビアの使い方を理解する必要があります。 Altium Designerのパッドスタックとビアは、属性を定義することで作成される設計オブジェクトです。パッドスタックとビアの作成を完了するには、それらのサイズ、穴のサイズ、許容差、その他の属性を指定します。これらは、テンプレートから作成することも、その場でご自身で定義することも可能です。下の画像は、PCB設定メニューのビアのデフォルト設定を示しています。 Altium Designerでのデフォルトのビア設定 上図に、デフォルトビアに使用したテンプレート、穴情報、ビアのサイズ情報を示します。また、Altium Designerでビアの詳細をコントロールするように以下の基準に従って設定できます。 [Simple]: 1つのサイズですべてのレイヤーに対応 [Top-Middle-Bottom]: トップ、ミドル、ボトムのサイズを個別に指定できます。 [Full Stack]: 全レイヤーのサイズを個別に設定できます。 記事を読む
Customer Success Stories Sanden Vendo Learn how one of America’s largest vending equipment designers transformed their PCB design process with Altium Designer.
自動運転車のための電子標準の風景 自動車の電子機器に関する基準：自動運転車の風景 1 min Blog 個人的には、自分の車を運転することが好きで、そのプロセスが完全に自動化されることについてどのように感じるかはわかりません。必要なときに自分の車をコントロールできるというのはいいですが、長距離のドライブで後部座席にもたれかかっていられたら素敵ですね。自動運転車をこのレベルまで持ち込んでいる自動車業界はまだありませんが、それが近い将来現実になることは間違いありません。 無人運転車の規制と業界の状況を見ると、これらのシステムの安全性と信頼性に関連する多くの問題を考慮する必要があります。電子業界とPCBデザイナーにとって、標準の風景はまだ不明瞭であり、高度に規制された業界であるため、業界標準に基づいて設計することは重要な考慮事項になるでしょう。自動運転車の接続と制御のシステムに取り組んでいるPCBデザイナーのための現在の標準風景を見てみましょう。 自動運転車のための標準風景 IHS Marketは、2035年までに半自動運転または完全自動運転の車が7800万台道路上に出ると推定しています。SAEによって完全自動化され、運転者の注意が不要と定義されているレベル4の自動運転車はすでに道路上にありますが、商業的には利用可能ではありません。レベル2の自動運転車はすでに主要な自動車会社から購入することができますが、最初のレベル3の車はまだ米国で法的な難問に直面しています。 標準に関する問題は機能の問題ではありません。むしろ、信頼性の問題です。自動運転車は、乗客の安全を確保するために、冗長性とフェイルセーフ対策を必要とします。自動運転車の特定の重要な制御システムまたは安全システムのPCBが故障した場合、車両は最低限、自身を安全に停止させるための何らかのレベルの冗長性を持っている必要があります。これらのシステムは、事故を防ぐために運転者が車両を制御することも要求されるかもしれません。 規制の風景は十分に混乱しており、既に大きく異なっています。自動運転車を取り巻く混乱した規制の風景はさておき、業界はまだ、安全な自動運転車に必要なすべてのタスクを可能にする新しい電子機器の大量に対して統一された基準をまとめるに至っていません。既存のIATF、IPC、ISO、AEC、SAEの安全性および機能性に関する基準を超える新しい車両の基準がすでに期待されています。 上記の基準機関に加えて、Automotive Electronics Council（AEC）は、自動車グレードのコンポーネントおよびシステムに対するテスト要件を定義しています。ISO-26262基準は、自動車システムの設計、統合、および構成の機能的側面を既にカバーしています。ISO 26262基準は2011年に開発され、新しい車には2011年当時よりもはるかに多くのソフトウェアが含まれています。ISO 26262 第II部は最近リリースされ、ISO/WD PAS 21448 ADASシステム基準は最近、SAFECOMP 2019会議で議論の対象となりました。電気/電子システムの機能安全性に関する新しい認証が数多くの組織から出現しているのが既に見られます。これらの基準、およびPCBの製造に関する他のISO基準は、自動運転車の電子機器の現在の設計者にとって基準として受け入れられるべきです。 ソフトウェア開発者にとって、 ASPICE認証は、自動運転車の道路上での数が増えても引き続き関連性を持ち続けるでしょう。ASPICEは「ソフトウェアがどのようにあるべきか」を定義しており、「ソフトウェアがどのように開発されるべきか」ではありません。自動運転車のソフトウェアは複雑ですが、ソフトウェア開発プロセスが大幅に変わることは考えにくいです。アジャイルモデルの一環としてASPICEを採用する開発チームが増えることを期待しています。 車両内および車両間のネットワーキング 記事を読む