回路図設計プロセスで最も一般的なエラーを避ける方法

10年の違い

回路図のレビュープロセスは10年前はもっとシンプルで、エラーをチェックするための回路図レビュープロセスは、そんなに多くの人時を要するようには思えませんでした。10年以上経った今、私たちの設計はこれまで以上に複雑になりました。そして、複数の高ピン数デバイスや大きなオンボードおよびオフボードコネクタを含む複雑な回路を設計する際には、製造プロセスにエラーが逃げ込むリスクが大きくなります。

そして、私たち全員が知っているその結果が、再設計です。

最近、私はAltium Designerと座談会を行い、Valydateで取り組んでいる新技術、スキーマティック・インテグリティ分析チェックについて話し合いました。過去数年間で、私たちはスキーマティック設計プロセスでエンジニアが犯すすべてのエラーから大きな利益を得てきました。これは私たちにとっても、設計者にとっても素晴らしいことです。なぜなら、スキーマティック設計プロセスにどれだけ多くの潜在的なエラーが存在し、それらのうち実際に手動の人間によるレビューで特定されているものがどれほど少ないかについて、ついに明確な理解を得ることができたからです。

小さく始める

Valydateには興味深い歴史があります。私たちはスキーマティック・インテグリティ分析のためのEDAツールをリリースする意図で始めましたが、その時点ではその種の投資を行うには十分な規模ではありませんでした。解決策は？より小さな投資から始め、サービスベースの提供を通じて技術を開発し、実際のクライアントプロジェクトの評価を通じて私たちの技術を披露することです。

うまくいきましたか？ええ、大成功です。クライアントプロジェクトからの報告書が次々と寄せられ、設計者がスキーマティックレビュープロセスで繰り返し犯していた類似のエラーが明らかになりました。その中には、あなた自身が犯しているかもしれないものもあるかもしれません。

設計上の欠陥で足場を固める

Valydateは、2011年から2012年にかけて数百の回路図に対して回路図検証レポートを作成しました。私たちは、発見した内容を2つのカテゴリーに分けました：

• 重大なエラー。これには、訂正されなければ設計を大きく損なう可能性が高い回路図のエラーが含まれます。
• 欠陥。重大なエラーほどではありませんが、訂正されない欠陥もデバイスの機能喪失を引き起こす可能性がありました。

重大な設計エラー

私たちは、回路図レビューチェックで見つかった重大で設計を破壊するエラーの種類に驚きました。 全体の重大な設計エラーの21%が電源の欠如に関連しており、18%のエラーがネット上に複数の出力があることに関連していました。これらのミスを設計プロセスでしたことはありますか？

欠陥エラー

欠陥もまた、重大なエラーに比べて潜在的な欠陥の範囲がはるかに広いという興味深い洞察を提供しました。その中でも最も多かったのは？ドライバのvohがレシーバのvihより低いことで、22%でした。これらはどれか見覚えがありますか？

リンク

私たちが2年間の研究を終えようとしていた時に最も魅力的だと感じたのは、設計ミスの共通点です。設計チームがここかしこで一回限りのミスを犯しているわけではありません。この研究には数百の異なる回路図が含まれており、すべてに同じ設計を破壊する欠陥がありました。

必ずしも設計者のせいだとは思いません。今日の回路図設計レビューでは、カバーしなければならない範囲が広すぎます。リリースのタイミングを迎える際には、エラーが見逃されることがあります。全体的に、回路図レビュープロセスで考慮しなければならない人間に基づく変数が多すぎます。製造に至るまでに設計の欠陥がどのようにして見逃されたかをどうやって知ることができるでしょうか？

設計者のための実用的な解決策

2年間にわたる研究を終えた後、最も頻繁に発生する設計エラーの傾向が見えてきました - それらはすべて、電源ネット、プログラマブルデバイス、不適切なプルアップ/ダウン抵抗器に関連していました。回路図分析ツールはさておき、次回回路図を設計する際にこれらの設計を破壊するエラーのいくつかまたはすべてを避けることを願って、設計者が念頭に置くべき8つの実用的なヒントをまとめました。

電源ネットの解決策

• 回路図を設計する際には、必要な各プリント基板の電圧に対して一貫したネット名を持つ定義された電源があることを確認してください。そうでない場合、名前が完全に同じでないと接続ミスのリスクがあります。
• 各デバイスの電源ピンを検査し、正しい最小および最大電圧を持つ電源に接続されていることを確認してください。
• 回路図内のすべてのグラウンドを常に確認し、各グラウンドネットが特定のグラウンドソースを持っていることを確認してください。
• デバイスの回路図シンボルが、人間によってレビューされる回路図上にタブを含むようにし、データシートに表示されるのと同じピン参照を常に使用する習慣をつけてください。

プログラマブルデバイスと抵抗不足の解決策

• 設計でプログラマブルデバイスを使用している場合、回路基板のネットリストが正しく定義されたピンでデバイスとの接続を要求していることを確認してください。
• プログラマブルピンの定義がPCBレイアウトに必要な定義と矛盾しないことを確認してください。FPGAのピンが出力として定義されている場合に入力として設定すると、ピンの設定を混同することでエラーが発生する可能性があります。
• 設計プロセスのできるだけ早い段階で、FPGA設計チームとのコミュニケーションチャネルを確立し、ピン名、方向、技術、プルアップ/ダウンの有無、電源バンクの電圧についてのピンごとの期待を伝えてください。
• 設計内の全てのオープンドレインネットが少なくともプルアップ/ダウンの準備でカバーされていることを確認する時間を取ってください。

時間の問題

結局のところ、スキーマティックレビュープロセスにどれだけの時間を投資するかにかかっていると思います。10年前には人間によるレビュープロセスがうまく機能していましたが、現在ではスキーマティックが手作業で確実に検証するには複雑すぎる状況にあります。

本当に必要なのは、これらのチェックをすべて実行し、より重要な事柄に時間を割くことができるスキーマティックインテグリティ分析ツールです。Valydateはまさにそれを行っており、今後数週間で、スキーマティックレビュープロセスを自動化する新しい拡張機能をAltium Designer^® にて共有することに興奮しています。お待ちください、Altium Designer ユーザーの皆さん、良いことが待っています。

Michaelは、収益、利益、市場シェアの増加を実現し、顧客および従業員の高い忠誠心を維持しながら推進する実績を持つ、優れたビジネスリーダーです。彼は、クロスファンクショナルなグローバルR&Dチームを指揮する能力も同様に備えています。

Valydateに入社する前は、Nortel Networks、CoreSim、そして最近ではFidus Systemsで、ビジネス開発、営業、運営、エンジニアリングのさまざまな管理職を歴任し、同社のシリコンバレーへの拡大をリードしました。現在、彼は2010年に共同設立したValydateのCEOを務めています。

Michaelは、カールトン大学からコンピュータシステムエンジニアリングの学士号（最優秀成績、上院メダル）を、オタワ大学からは経営学修士（Executive MBA）を取得しています。彼はOBJ 2009 Forty under Forty Awardを含む多くの名誉と賞を受賞しています。