Mobile menu
回路設計
ホーム 回路設計

回路設計と回路図入力

PCB設計、回路設計、回路図入力については、ライブラリのリソースをご覧ください。配線記号や電子回路図から、次回のPCB設計プロジェクトのベストプラクティスまで、さまざまなトピックを紹介しています。

See Part Pricing While You Design Altium's Schematic Capture Solutions Guide to Schematic Capture Documentation for Schematic Capture
Filter
見つかりました
Sort by
役割
ソフトウェア
コンテンツタイプ
適用
フィルターをクリア
高速データ処理におけるキャリー伝搬遅延 高速データ処理におけるキャリー伝搬遅延とは何か？ 1 min Blog 電気技術者 電気技術者 電気技術者 友達とのテキストメッセージのやり取りが完全に混乱することがあります。一つのテキストで5つの質問を行き来するのは簡単すぎて、すべてに返答しようとすると、私たちのメッセージの流れが完全にズレてしまいます。友達が尋ねたことすべてに実際に返答するのは、3つのテキストメッセージが経った後で、その時にはすでにまったく新しい話題に移っています。 PCBやIC内の論理回路間の信号遅延は、高速システムを扱うまで通常考える必要のないことです。PCBのデータレートと容量が増加し続けるにつれて、遅延を考慮に入れることは、デジタルデータがシステム全体で同期を保つために重要です。 伝播遅延のレビュー PCB内の伝播遅延（より適切には伝送遅延と呼ばれます）に慣れていない場合、ここで説明します。デジタル信号がPCB内の2点間を移動するには、一定の時間が必要です。ネット内やシステム全体の複数の信号を同期させようとしている場合、信号がボード上のさまざまな点に同時に到着するようにする必要があります。 この文脈での伝搬遅延は、PCB上の二点間を移動する信号の伝送遅延を指します。これはデジタル電子工学の教科書に記載されている伝搬遅延の定義と混同してはいけません。 信号が同期していない場合、システムのビットエラー率が増加する可能性があります。デジタルデータを並列に処理する場合、ネット内の信号は同期されている必要があります。そのため、ネット内の全てのトレースの長さを最長のトレースの長さに合わせるべきです。差動ペアルーティングにおいては、スキューの補償も重要です。 蛇行は、インピーダンスを維持しながら信号線にわずかな遅延を適用する最良の方法です。 異なるトレースのジオメトリでは、わずかに異なる伝搬遅延が発生します。インピーダンス制御されたボードを扱っている場合、伝搬遅延の式は比較的単純で、ボード基板の相対誘電率に依存します。~100 Mbps以上のシステムを扱う場合は、ボード全体にわたって伝搬遅延を考慮する必要があり、 インピーダンス制御設計を使用することが良いアイデアです。 PCB設計ソフトウェアに必要な分析ツールがあることを確認してください 並列データ処理における伝搬遅延とスキュー データを並列処理する際、ビット間の伝搬遅延が適切に補償されない場合、追加のデータエラーが蓄積する可能性があります。ネット内の特定の並列は、より重要でないビットからの出力がより重要なビットへ適用される処理手順を決定する場合、より大きな遅延を必要とする場合があります。 この一般的な考慮事項は奇妙に聞こえるかもしれませんが、次の例を考えてみてください。PCBやICで使用するためのリップルキャリー加算器を設計しているとします。このデバイスは基本的に、入力ビットを並列に処理する1ビット加算器のシリーズです。加算されるべき2つのデジタル数を構成するビットは、各加算器に並列に入力されなければならず、各加算器はキャリービットを生成することがあります。 LSBの加算器は、次に大きなビットにキャリービットを出力し、MSBまでこのように続きます。LSBから次に高いビットへの出力は、ある程度の伝搬遅延を経験します。また、各加算器の論理ゲートの立ち上がり時間による全体の スキューも考慮する必要があります。各加算器のキャリービットと入力ビットは同期を保つ必要があり、キャリービットの伝搬遅延と蓄積されたスキューは、より高い桁の入力ビットをわずかに遅延させる必要があります。 各桁間の合計遅延は、加算器間で信号が移動する伝搬遅延と、加算器内の全論理回路の立ち上がり時間の2倍の合計に等しいです（両方の加算器が同じ論理ファミリーからのものであると仮定）。少数のビットを低速で扱っている場合、これはビット間の信号を非同期にすることはありません。しかし、例えば、32ビット数を1Gbps以上で扱う場合、MSBに到達するキャリービットの遅延は、隣接する加算器間のキャリー伝搬遅延の32倍になります。 これは加算器全体でデータを非同期にすることができる非常に大きな遅延です。高い桁の加算器へのデータ入力の遅延を補うために、実際には各加算器に到達する入力ビットにいくらかの遅延を加える必要があります。次第に高いビットはより多くの遅延を必要とします。 これを行う最も簡単な方法は、高位の加算器に入るトレースを迂回させることです。これにより、キャリービットの伝搬遅延と蓄積されたスキューを補正できます。高位の数字はより大きな遅延を必要としますが、加算器に入力されるビットのペアは同期されている必要があります。この遅延を適用する最も簡単な方法は、各加算器に入るトレースのペアを迂回させることです。迂回を適用する際には、各加算器のトレースのペア間に少し余分なスペースを確保してください。 シミュレーション結果を信頼できることを確認してください 記事を読む
組み込みシステムにおける周辺機器の起動およびリセット制御 組み込みシステムにおける周辺機能の起動およびリセット制御 1 min Blog 電気技術者 電気技術者 電気技術者 MCUで制御されるイネーブル信号は、回路図上の接続が正しくても起動時の問題を引き起こすことがあります。GPIOが、制御対象コンポーネントの電源、基準電圧、または上流回路の準備が整う前に、必要なロジックレベルへ到達してしまう場合があるためです。デバイスの起動要件によっては、このシーケンスが初期化を妨げたり、意図しない状態を生じさせたりします。その後に測定を行うと、有効な電源とアサートされたイネーブル信号は確認できても、障害の原因となった遷移自体は見逃されることがあります。 ミックスドシグナルプロセッサは、MCUのコマンドをコンポーネントのイネーブル入力へ渡す前に、その妥当性を判定する手段を提供します。ペリフェラルへイネーブルトグルを直接送る代わりに、ミックスドシグナルプロセッサが監視役となり、イネーブル信号をイネーブルピンへ通すべきかどうかを判断できます。これはディスクリートロジックとアナログフロントエンドでも実現可能ですが、ミックスドシグナルプロセッサであれば、これらの部品を単一パッケージに集約できます。 イネーブルのタイミングを監視する方法 ペリフェラルのイネーブルピンが適切な時間窓でトグルされることを保証するには、いくつかの解決策が考えられます。それぞれ必要とするロジック処理のレベルが異なり、また、すべてのホストコントローラで利用できるとは限りません。 固定時間だけバッファでイネーブルトグル信号を遅延させる 固定クロックサイクル数だけバッファでイネーブルトグル信号を遅延させる 必要な電源レールを監視して安定化を確認した後、イネーブルトグル信号を通す 別の信号を監視して適切な振幅または設定を確認した後、イネーブルトグル信号を通す 通常、制御対象ペリフェラルのデータシートには、電源とイネーブル/リセットのタイミング関係が示されています。しかし、タイミングに影響し得る他の要因（他の信号、電源の安定化など）は、別の回路を監視する必要があるため予測しにくいことが多く、イネーブル信号のタイミング方法を一般化することはできません。 固定遅延 ほとんどの場合、電源監視が必要なときには選択肢1が適用され、電源の安定化を確実にするために非常に長い遅延を設定できます。選択肢2は、MCUが内部クロックに同期したパルストレインを供給する必要があり、さらにGPIOピンを1本追加で消費するため、実現が難しい場合があります。 固定遅延は、関連する起動時間に上限があり、その値のばらつきがほとんどない、またはまったくない場合に最も適しています。ここで重要なのは基準となるイベントです。レギュレータ有効化からの遅延がカバーする時間区間は、電圧しきい値通過からの遅延とは異なります。起動時間が変動する場合、たとえば起動中の予測不能な過渡現象がある場合には、電源や信号を能動的に監視するスーパーバイザ方式のほうが、各イネーブルピントグルイベントに対してより高い信頼性を得られます。 GP-enable1A.png GP-enable1B.png スーパーバイザ 選択肢3と4は、本質的には同じ解決策です。すなわち、電源または他の信号（あるいはその両方）を監視し、デジタルロジックを使ってイネーブルピンをトグルする適切なタイミングを判断します。 スーパーバイザ方式は、電源立ち上がり、基準電圧の安定化、上流回路の動作など、起動ごとに変化する条件に準備完了が依存する場合に適しています。電圧センシングや信号入力によって、イネーブルのタイミングを任意の論理条件に従わせることができます。たとえば、電源レールと別の制御信号（デジタルまたはアナログ）の両方を、イネーブルピンをトグルする条件として利用できます。この例は、ペリフェラルの電源をONにする前に、複数の前提条件を同時に満たす必要があるケースを示しています。 GP-enable2.png イネーブルピン向けのシンプルなスーパーバイザソリューション シンプルなスーパーバイザは、測定された準備完了状態をロジック条件に変換し、それによってMCUコマンドを有効化します。電源監視では、コンパレータが分圧された電源電圧を基準電圧と比較して検出するか、あるいはスーパーバイザICがpower-good信号を供給します。しきい値には、センシング誤差とペリフェラルの最小電源要件を見込んだ余裕を持たせます。次に、MCU要求と準備完了表示をロジックへ入力し、そのロジックがイネーブル出力を制御します。出力極性と電圧互換性によって、ロジックがペリフェラルをどのように駆動するかが決まります。 記事を読む
GreenPAKデバイスにアナログ監視、GPIOロジック、タイミング、および低レベル処理をオフロードすることで、MCUのピン数とシステムコストを削減できます。 MCUのピン数を削減：アナログ処理をGreenPAKにオフロードする 1 min Blog 電気技術者 電気技術者 電気技術者 GreenPAKデバイスにアナログ監視、GPIOロジック、タイミング、および低レベル処理をオフロードすることで、MCUのピン数とシステムコストを削減できます。 記事を読む
世界最小のアナログインターフェース ― GreenPAKで構築 世界最小のアナログインターフェース ― GreenPAKで構築 1 min Blog 電気技術者 電気技術者 電気技術者 GreenPAK がアナログ・インターフェースの PCB 面積をどのように削減するのか、また今後登場する SLG46801 が WLCSP パッケージとシステム内再プログラム可能性をどのように組み合わせているのかをご覧ください。 記事を読む
GreenPAKを使用した高電圧負荷駆動および制御PCB GreenPAK を使用した高電圧負荷駆動・制御PCB 1 min Blog 複雑な電子機器では、障害発生時やユーザーが自分のプリセットを必要とする場合に、複雑なシステムリセット手順が求められることがよくあります。ここでは、マイクロコントローラーを使わずにシステムリセットを実装する方法を紹介します。 記事を読む
スマートなリセットコントローラICとは何か？ スマートなリセットコントローラICとは何か？ 1 min Blog 複雑な電子機器では、障害発生時やユーザーがプリセットの設定を必要とする場合に、複雑なシステムリセット手順が求められることがよくあります。ここでは、マイクロコントローラーを使わずにシステムリセットを実装する方法をご紹介します。 記事を読む
ミックスドシグナルによるウェイク・スリープタイマー制御 ミックスドシグナルによるウェイク・スリープタイマー制御 1 min Blog 電気技術者 電気技術者 電気技術者 ウェイク・スリープタイマーは消費電力の削減に役立ちますが、多数の周辺機器を備えたシステムでは実装が困難です。これを、GreenPAK のカスタム・ミックスドシグナル ASIC を使えば非常に簡単に実現できます。 記事を読む