Mobile menu
Home
Filter
Clear
Tags by Type
Software
エンジニアとPCB技術者は家庭で育つ? OnTrack Newsletters エンジニアとPCB技術者は家庭で育つ? Judy Warner: Mihirさん、あなたの生い立ちとこれまでのキャリアについてお話しいただけますか? Mihir Shah: 私は電気エンジニアですが、経験はかなり多岐にわたります。Teslaでの電気自動車のパワートレインからTaserでの高電圧パワーエレクトロニクスまで、またその間の様々な領域を含めてあらゆる分野に取り組みました。Taserでは事務主幹として働いていた時期もあり、長年の間に主要な実践的スキルを数多く身につけました。これらのスキルが、Royal Circuitsでの特別プロジェクト担当ディレクターという現在の役割を果たすために役立っています。 Warner: エレクトロニクス産業でキャリアを重ねていることに、お父様からの影響はありましたか? Shah: 父は、私たち兄弟が子供の頃から、ビジネスに加わるための教育をしてくれていました。何を勉強するかはいつも自由に選ばせてくれましたが、仕事に対する父の情熱や熱中の影響で、私たち家族は常に、人生における役割と成功を中心に考えていました。常にチャレンジすることを勧められていた私たちは、何でも実際にやってみる子供でした。私たち兄弟は結局、二人とも電気工学とエレクトロニクス全般に夢中になりました。この業界で数年働いたのち、設計/顧客側としての経験を積んだ後でビジネスに参加することは明白な選択肢でした。 Warner: お父様がRoyal Circuitsを買収したのは、あなたがおいくつのときでしたか? 工場に遊びに行ったりしましたか? Shah: 父がRoyal Circuitsを買収したとき、私は13歳でした。この夢を実現させるために、家族全員がイリノイからカリフォルニアに引っ越したのです。それからは素晴らしい体験の連続でした。私が生まれてからずっと、Royalの前も含めて父は半導体業界に従事してきました。夏休みや休日に私たち兄弟は工場を訪れ、ドリルマシンの清掃から基板の出荷手伝いまで、あらゆる作業に没頭したものです。高校の夏休みには、パートナーのアセンブリ工場で手はんだ付け技術者として働いたことすらあります。ただ、この骨の折れ仕事のあとすぐに大学に出願したことは言うまでもありませんが。 Warner: 確かに、手はんだ付けは見かけよりずっと難しくて面倒な作業ですね。エンジニアリングから製造に移って、最も驚いたことを教えていただけますか
デザインの再利用：設計した基板を再利用するための手法とベストプラクティス Thought Leadership デザインの再利用：設計した基板を再利用するための手法とベストプラクティス 自分の仕事に関係する情報を再利用するのは一般的なことです。シェフはレシピを、仕立て屋はパターンを、技術者は回路を再利用します。ただし、設計済みの基板や回路の再利用については問題があります。それは、設計ツールが役に立たない場合があることです。 再利用の明白な利点は、時間とコストを節約できることです。また、機能することがわかっている修正済みの回路を使用できることも有益です。私は、自社製品向けに完全なシステム基板を設計する会社に勤めていたことがあります。新しい基板が必要になるたび、電源やファンのコントロールなどの機能に、他の基板で設計された回路を再利用していました。 とはいえ、「回路の容易な再利用」という要求は、利用しているPCB設計ツールで対処できるほど単純なものとは限りません。デザインを適切に再利用しなかったために、粗悪な回路基板が出来上がってしまったのも見たことがあります。また、設計済みの回路を信用せずに、回り道をして回路を一から設計する技術者もいました。「再利用」という言葉にまつわるあるまじき問題は多々あります。身に覚えはないでしょうか? 例を見ていきましょう： すべての要素を把握することは困難 長年にわたり、EDAでの設計の再利用とは、単にデータのコピーを使用することを意味していました。多くの場合、デザインの再利用に特化したツールを提供するソフトウェア ベンダーは、再利用の機能に別途料金を請求していました。CADツールの贅沢な機能に対してコストをかけることを上司に説得するのは、大半の人がなんとか避けたいと願う気の重い仕事でしょう。 そうなると、デザインを再利用するにはツール内でコピー＆ペーストの機能を使うしかありません。この方法では多くの場合、最終的にコピーされた機能をあまりコントロールすることはできません。また、回路の不要な要素が誤って含まれていたり、重要な詳細が完全に欠落していたりすることもあります。これまでは通常、コピー＆ペーストの機能は1つの設計に制限されていました。これは、新しい設計で回路を再作成したいときに極めて苛立たしいことです。また、設計システムによっては、デジグネータやネットの名前が複製されることもあります。そのため、行っている作業の内容を慎重に見直して、エラーがないことを確認する必要があります。 コピー＆ペーストの機能は、「デザインの再利用」と言い換えることができるでしょう。多くのベンダーはそう捉えているものの、実際には深刻な問題が付随します。 デザインを再利用できるツールによって時間とコストを 削減できるのに設計を一からやり直す理由とは 破損した要素の修正はさらに深刻な問題 場合によっては、特定の設計ファイルをコピーして再利用のシステムを構築しようとする設計者もいます。つまり、コピーする回路はそれらのシートにのみ配置する必要があります。回路の一部を見逃す可能性もあるでしょう。また、破損したライブラリ リンクを慎重に修正し、必要なデータ、システム、ライブラリのファイルをすべて確実にコピーする必要もあります。こうした再利用を実現するためには、設計者がシステム管理者にならなければいけないこともあるのです。 複数のツールや設計環境で構成される設計システムを使用する場合には、さらに大きな問題が浮上します。こうしたケースでは設計を同期することが非常に難しく、最終的に多くの設計が破損し、作成し直すのに膨大な手動作業が必要になります。たくさんの設計チームはこうしたプロセスをなんとかやりくりしているものの、それは極めて困難な仕事です。そもそも、設計ツールがこの目的のために構築されていないからです。 デザインの再利用に役立つスニペットツール Altium Designerを使って設計済みの基板を再利用することで問題を解消 朗報は、デザインの再利用を容易にする Altium
PCB 設計における伝送線路計算機です Thought Leadership TRANSLATE:

PCB設計における伝送線路遅延計算器 伝送線路は、現代生活を可能にする、見かけによらず複雑なものの一つです。単なる金属ケーブルのように見えるものが、実際には精密に設計されたシステムです。PCB上のトレースも同様で、電子デバイスに電力を供給する血管のようなものです。 では、伝送線路とは何でしょうか？この用語は、PCB上のトレースと民間の電力線との類似を示すために最初に採用されました。しかし、「伝送線路」という言葉は、あまり文脈を伴わずに使われがちです。PCB上の全てのトレースが伝送線路というわけではなく、伝送線路の設計ルールは場合によって重要になります。 私のトレースは伝送線路ですか？ 「伝送線路」という用語は、PCB上のトレースの構造ではなく、振る舞いに関するものです。特定の条件下ではトレースが伝送線路として振る舞い、他の条件では単なる導体として振る舞うことがあります。 トレースが伝送線路のように振る舞うかどうかは、信号がトレースを伝わるのにかかる時間によって決まります。この時間は、 伝搬遅延、または伝送遅延と呼ばれ、これらの用語は互換性を持って使用されます。 トレース内の遅延が、トレース上を移動するデジタル信号の立ち上がり時間よりもはるかに長い場合、そのトレースは伝送線として機能します。アナログ信号の場合、立ち上がり時間は信号の振動周期の4分の1とされます。どちらの場合も、トレースと両端のコンポーネントは、さまざまな信号整合性の問題を防ぐためにインピーダンスが一致している必要があります。 電気伝送線 オンライン伝送線計算機 特定のインピーダンス値を持つようにトレースを設計する簡単で手っ取り早い方法が必要な場合、オンライン伝送線計算機を使用できます。このツールは、ユニット長さなど、マイクロストリップ、埋め込みマイクロストリップ、ストリップライントレースなど、異なる配置のトレースを説明するいくつかの重要なパラメータを計算できます。 気づくことの一つは、ほとんどのオンライン伝送線計算機が、伝送線インピーダンスの周波数依存性を完全に無視していることです。実際には、周波数による効果があり、その効果はシステム内の抵抗、容量、インダクタンス、導電性によってより顕著になります。 低周波数信号によって遭遇されるインピーダンスは、高周波数でのインピーダンスよりも周波数変化に対して敏感である傾向があります。オンラインの伝送線計算機は常に低周波数でのインピーダンスを探ることを許可しているわけではなく、一般的に高周波数で作業していると仮定します。 非常に高い周波数、RFアプリケーションで使用されるような周波数では、この周波数依存性は一定値に飽和します。そのため、ほとんどのオンライン計算機は、この依存性を無視できるほど十分に高い周波数で作業していると仮定します。 伝送線計算機からの重要な出力は、有効誘電率定数です。このパラメーターは、トレースの寸法と導体と基板の誘電率定数の対比に依存します。このパラメーターは、光ファイバー光学における有効屈折率と同じ役割を果たし、信号が伝送線をどれだけ速く伝播するかを決定します。 ここでオンライン伝送線計算機も役立ちます。有効誘電率定数を得たら、それを使用してトレースのライン遅延を計算できます。ライン遅延を計算し、それを信号の立ち上がり時間と比較した後、トレースが実際に伝送線として振る舞っているかどうかの答えが得られます。 計算機を使った電子設計 SPICEシミュレーションと伝送線 SPICEシミュレータは、特に高速、高周波、 HDI、低電流アプリケーションにおいて、PCBの信号整合性の問題を調査するのに役立ちます。すべてのSPICEシミュレーションが直接に伝送線のインピーダンス値を返すわけではありませんが、トレースとコンポーネント間のインピーダンスの不一致から生じる信号整合性の問題を診断することを可能にします。オンラインおよびデスクトップの設計ソフトウェアパッケージは、SPICEシミュレーションへのアクセスを提供します。 すべてのPCBは、基板の誘電体によって金属要素が分離されるため、ある程度の寄生容量と寄生インダクタンスを持っています。SPICEシミュレーションを使用する際には、寄生インピーダンスの影響をモデル化するために、等価回路モデルに直列および並列の位置にキャパシタとインダクタを追加する必要があります。
6:01 Videos ad18 mod18 2.48.00 PM
PCBにおける銅のラップメッキ PCBにおける銅のラップめっき 新しい電子機器を購入して、1週間後に故障してしまうことは誰も望んでいません。私は同じフラットスクリーンモニターを5年以上使っていますが、これまでに所有した電子機器の中で最も頑丈なものです。信頼性の高い設計が好きなら、デバイスの寿命を向上させることを目的とした業界標準に注目していることでしょう。 PCBのビアメッキは、衝撃や熱サイクルに耐えられるほど信頼性が高くなければなりません。ここでメッキプロセスが重要となり、新しいIPC 6012Eのメッキ要件は、ビア・イン・パッド構造の信頼性を向上させるために設計されたメッキ技術を指定しています。 銅ラップメッキ構造 ビア・イン・パッド構造には、ビア穴を銅メッキして、多層PCBの層間で信号をルーティングする必要があります。このメッキは、ビア・イン・パッド構造内の他のパッドや、小さな環状リングを使用してトレースに直接接続します。これらの構造は不可欠ですが、繰り返しの熱サイクル下での信頼性の問題があることが知られています。 IPC 6012E基準は最近、ビア・イン・パッド構造に銅ラップめっきの要件を追加しました。充填された銅めっきはビア穴の端を回り込み、ビアパッドを取り囲む環状リングにまで延びるべきです。この要件はビアめっきの信頼性を向上させ、クラックや表面特徴とめっきされたビア穴との分離による故障の可能性を減少させる可能性があります。 充填された銅ラップ構造は2つのバリエーションがあります。まず、ビアの内側に連続した銅膜が適用され、その後ビアの両端の上層と下層を覆い越えます。この銅ラップめっきはビアパッドとビアに繋がるトレースを形成し、連続した銅構造を作り出します。 または、ビアはビアの両端を囲む独自のパッドを持つことができます。この別のパッド層はトレースやグラウンドプレーンに接続します。ビアを充填する銅めっきはこの外部パッドの上を覆い越え、充填めっきとビアパッドの間にバットジョイントを形成します。充填めっきとビアパッドの間にはある程度の結合が発生しますが、二つは融合せず、単一の連続した構造を形成しません。 PCBでのビア穴のドリリング 熱サイクル下での信頼性 PCBが時間とともに熱サイクルを繰り返すと、体積膨張が銅のラップメッキ、ビア充填材、およびラミネート界面に圧縮または引張応力を生じさせます。応力の量は、基板と環境の間の温度勾配、関与する各材料の熱膨張係数、および基板の層数など、多くの要因に依存します。 基板材料の熱膨張係数が一致しないことは、銅のラップメッキに大きな応力を与える原因となります。これにより、ビアバレル内のメッキが割れてバットジョイントから分離する可能性があります。連続する銅のラップメッキも、ビアの端で直角に割れることがあります。 ビアの内部がバットジョイントから分離した場合、またはラップメッキの端でビアが割れた場合、ビアにオープン回路の故障が発生します。繰り返しの熱サイクル中に曲がると、さらに多くの故障が発生します。基板の最も外側の層に近い位置で終わるビアは、基板がこれらの層でより大きく曲がるため、熱サイクルによる破断の可能性がはるかに高くなります。 これらの構造物での故障の可能性にもかかわらず、銅のラップメッキを使用しないビアよりも、銅のラップメッキを使用した方が依然として信頼性が高いです。この追加の銅のラップ層は、ビア壁内のメッキの構造的完全性を高めるだけでなく、ビアメッキと環状リングとの接触面積を増加させます。 基板上の銅の可視性と安定性は価値があります。 構造的完全性は、ラップメッキの上にボタンメッキを追加することでさらに高めることができます。一部のメーカーは原則としてこれを行います。ボタンメッキも、ラップメッキと同様に、ビアの上部と下部の端を覆います。その後、メッキ抵抗が剥がされ、ビアはエポキシで満たされ、最終的に表面は平滑化され、滑らかな表面が残ります。これは、IPC 6012E基準を満たしながら信頼性を最大化する最良の方法と言えるでしょう。 IPC 6012Eに準拠しためっきは、埋め込みビアが別々のレイヤースタックに分割されている限り、埋め込みビアにも簡単に適用できます。内層スタックは、スルーホールビアの場合と同様に、銅でラップすることができます。これらの内層にあるビアは、スルーホールビアと同じようにめっきすることができます。各分割されたスタックがめっきされた後、最終的なスタックアップはプリプレグを使用して配置することができます。
58:55 Videos Getting Started With Altium Designer - Training: ATSCvid