Mobile menu
Altium Designer
ホーム Altium Designer

Altium Designer - 回路・基板設計ソフトウェア

簡単、効果的、最新： Altium Designerは、世界中の設計者に支持されている回路・基板設計ソフトウェアです。 Altium DesignerがどのようにPCB設計業界に革命をもたらし、設計者がアイデアから実際の製品を作り上げているか、リソースで詳細をご覧ください。

基板レイアウトツール Altium Designer 製品情報 Altium Designer クイックスタートガイド Altium Designer マニュアル
Filter
見つかりました
Sort by
役割
ソフトウェア
コンテンツタイプ
適用
フィルターをクリア
Altium Designer 19 製品概要 Altium Designer 19 製品概要 1 min Blog 記事を読む
細心の配慮が必要な基板の領域 細心の配慮が必要な基板の領域 1 min Whitepapers はじめに 現在、FPGAやマイクロプロセッサーなどの高度で多岐にわたるさまざまな半導体デバイスの格納には、一般的にボールグリッドアレイ(BGA)のデバイスパッケージが利用されています。チップ製造の技術的な進歩に足並みを揃えるため、埋め込み型設計向けのBGAパッケージはこの何年かで大きく進展しました。このパッケージは、標準的なBGAとマイクロBGAに分類できます。現在の技術では出口配線が原因となり、複数のI/O可用性に対する要求によって、経験の豊富なPCB設計者にさえ多くの課題がもたらされています。 そのなかでも、製造の失敗といった問題を引き起こすことのない適切な出口配線を確保しなければなりません。パッドやビアのサイズ、I/Oピンの数、BGAのファンアウトに必要なレイヤーの数、トレース幅のスペースなど、適切なファンアウト配線を行うには、いくつかの応用が必要になります。ま た、基板のレイヤー数をいくつにするかという問題もありますが、これは簡単に決められるものではありません。レイヤーの数が増えると、製品の全体 的なコストも上がります。一方で、発生したノイズを抑制するために、レイヤーを追加しなければならないこともあります。 作業領域 設計のトレースとスペース幅、ビアのサイズ、1つのチャンネルのトレース量が確定しないと、必要なレイヤー数は決定できません。I/Oピンを最小限 にするための最良の方法は、レイヤーの数を減らすことです。一般的には、デバイスの最初の2つの外層にはビアが必要ないものの、内層の下には ビアを配線しなければなりません。多くの設計者は、これを「ドッグボーン」と呼びます。これは、ビアが反対側の端にある場合のBGAパッドからの短いトレースを指します。ドッグボーンがファンアウトすると、デバイスが4つのセクションに分離されます。これはデバイスの縁をオーバーするエスケープ配 線となり、その他の内層のパッドに別のレイヤーからアクセスできるようになります。このプロセスは、パッドが完全にファンアウトするまで続行されます。 スナップグリッドの場合、配線は必ずしも一貫しません。そのよい例は、トレース幅を縮小するネックダウンが必要なときです。この場合、適切なスナップグリッドを確保するために、変更や設定を何度も繰り返さなければならない面倒な事態になることがあります。ただし、グリッド内にグリッドを挿入 し、スナップグリッドの感度をより適切な設定に自動的に変更できれば、単調なプロセスを繰り返す負担を軽減できます。もうひとつの例は、円形コンポーネントの配置です。高度なスナップ管理システムではPolarグリッドが役立ちます。これは特にコンポーネントの配置で円形基板を設計する際に極めて有用です。 (※続きはPDFをダウンロードしてください) 今すぐ Altium Designerの無償評価版をリクエストして、世界最高のPCB設計ソリューションをお試しください！ 記事を読む
フットプリントへの3D STEPモデルの埋め込み フットプリントへの3D STEPモデルの埋め込み 1 min Whitepapers 概要 機械設計ワークフローを電気設計ツールに組み込むことは、最新のPCB設計プロセスを成功させるためには欠かせない要素になりました。しかし、ECAD領域とMCAD領域の間で不正確な設計データをやりとりすると、両設計チームのイライラが募るだけでなく、PCBを最終アセンブリに組み込むまでに必要な再設計が激増することもあります。電気設計ツールの3D機能に関わらず、このプロセスを成功させるためには、部品の正確な3Dモデリング情報が不可欠です。 問題点 伝統的には、MCADツールがすべての機械的データを提供します。データ交換方法として、旧式のDXFファイルやIDFファイルが使用されることもあります。IDFはシンプルな押し出しの部品外形を作成するのには役立ちますが、IDFファイルの制約によって多くの詳細情報が欠落してしまいます。STEPモデルを組み込むことで、MCAD領域に渡すことができるだけでなく、ECADツール内でそのまま使用できる高次元の3次元データが得られます。 STEPモデルを組み込む方法は、ツールセットによって異なります。モデルをフットプリントに簡単にインポートできるのはもちろん、3D環境で視覚的に編集できることも重要です。ネイティブのPCBツールとともに、別の3D表示環境を使い分けなければならないとなると、余計な問題が加わる可能性があるからです。 解決策 Altium-DesignerのようなNative-3D設計環境に3Dモデルを追加して編集することで、ECAD領域とMCAD領域をできる限り効率的に統合できます。以降のセクションで、3D-STEPモデルの入手方法とPCB設計環境に埋め込む方法について説明します。 モデルを入手する 3Dモデルをフットプリントに追加するには、まず、モデルを入手する必要があります。モデルを入手できる場所はいくつかあります。最初に目を向けるべきは社内です。設計に使用する電気部品の3Dモデルが既に社内の機械設計チームによって作成されていれば、他を当たる必要はありません。もしまだ作成されていないとしても、3Dモデルの作成は簡単です。 (※続きはPDFをダウンロードしてください) 今すぐ Altium Designerの無償評価版をリクエストして、世界最高のPCB設計ソリューションをお試しください！ 記事を読む
高速設計とXSIGNAL 高速設計とxSignal 1 min Whitepapers 高速設計は、電気エンジニアが行う可能性がある業務の中でも最も難しいものの一つです。高速信号の応答はきわめて多くの要因から影響を受けます。一般的に、高速設計とはシステムクロック周波数の機能のことであると誤解されていますが、これは間違いであり、高速性を決定するのは、 立ち上がり時間、PCBスタックアップによるインピーダンス低減、トレース幅、終端処理です。 エンジニアとPCB設計者にとって、スイッチング速度が速いということは次の2つのことを意味します。 シグナルインテグリティの問題 反射、クロストークなど。 シグナルインテグリティの目標は、配線インピーダンスの低減、終端処理、PCBスタックアップなどにより達成されます。 タイミングに関する制約 多数の信号がほぼ同じタイミングで送信先のピンに到達するようにすること 信号経路の配線長さを揃えること 最も一般的なものの一つになったDDRx-SDRAMを含む多くのアプリケーションにおいて、タイミングインテグリティは重要です。現在、この種の設計にはDDR、DDR2、DDR3、DDR4のうちの1つまたは複数が含まれています。DDRの設計には、タイミング規則に関する以下のような項目を含む長いリストがあります。 アドレス/コマンドラインとクロックラインの差が+/-20ミル以内であること アドレス/コマンドライン相互の差が+/-10ミル以内であること データストローブ対の配線は差動対であること データストローブ対相互の差が+/-1ミル以内であること データネットの差が+/-10ミル以内であること その他多くの要素についてもインピーダンスとクリアランスの条件が守られていること 高速用配線では、配線トポロジー(接続形態)を適用することもきわめて重要です。ネットのトポロジーとは、ピン間接続の配置またはパターンのことです。既定では、各ネットのピン間接続は、合計接続長が最も短くなるように配置されます。トポロジーがネットに適用される理由はさまざまです。信号反射を最小限に抑えることが要求される高速設計の場合、ネットはデイジーチェーントポロジーを使用して構成されます。これに対しグランド用のネットの場合は、すべてのトラックが共通の点に戻ってくるようにスター型トポロジーが適用される場合があります。(※続きはPDFをダウンロードしてください) 今すぐ Altium Designerの無償評価版をリクエストして、世界最高のPCB設計ソリューションをお試しください！ 記事を読む
回路図の電気的ルールチェック 回路図の電気的ルールチェック 1 min Blog はじめに このホワイトペーパーは、PCB設計のプロセスにおいてあまりに重要視されていない機能について解説するものであり、最初から適切な方法で設計を進めるための情報が提供されています。多くの設計者や企業はPCBのレイアウトを正しく設計することに取り組んでおり、最近では周辺の機械に関する状況をリアルタイムでチェックしています。 しかし、既に回路図にエラーが含まれる場合は、どうでしょう？通常、人による設計のレビューが行われますが、設計の複雑さが増し納期が短くなる中、ミスが入り込むことが、ますます普通になっています。プロ向けのPCB設計ツールのエレクトロニックルールチェック(ERC)機能は、回路図のミスを見つけ取り除くのに役立ちます。いくつかの基本ルール、および設計の基となる「文法」をチェックします。 ERC(電気的ルールチェック)はなぜ有効なのか この質問に答えるのは非常に簡単です。つまり、設計を対象としたチェックを行うルールを設定するだけで問題が特定され、設計の早い段階でそうした問題を修正できるようになります。そのうえ、ERCの設定と実行にはわずかな時間しかかかりません。実のところ、手動でチェックを行う時間のほんの何分の1かで完了します。そのため、再チェックではなく設計に時間を使えるようになります。 ERCの活用方法の1つは、どの要素がどのように接続を許可されるのかを定義する接続マトリクスと回路図設計の全体的な「文法」という2つの領域で、チェックを分割して実行することです(※図1を参照)。 「文法」領域では、バス、コンポーネント、ドキュメント、ハーネス、ネット、パラメーターなどの使用に関する、さまざま設定をカバーします。 回路図の「文法」 「文法」の違反の例としてはフローティングネットラベルが挙げられきます。ただし、こうした問題は必ずしも明白であるわけではありません。特にインポートされた設計ではこの傾向が顕著になります。 (※続きはPDFをダウンロードしてください) 今すぐ Altium Designerの無償評価版をリクエストして、世界最高のPCB設計ソリューションをお試しください！ 記事を読む
Customer Success Stories Apollo Fusion Read about how Altium helped a space hardware startup streamline their operations for truly stellar results.
リジッドフレキシブル設計の課題 リジッドフレキシブル設計の課題 1 min Whitepapers 摘要 リジッドフレキシブル基板テクノロジーには、重量と容積の削減や、耐久性と信頼性の向上の点で、非常に大きな利点があります。今日の小型軽量の消費者向け電子機器を実装する場合、リジッドフレキシブルテクノロジーは最良の方法です。ただし、リジッドフレキシブル基板設計を正しく行うには、多くの課題があります。このホワイトペーパーでは、リジッドフレキシブル設計のいくつかの主要な考慮事項について解説します。 はじめに リジッドフレキシブル基板は、最初に軍事や航空宇宙業界で数10年前に使用されたテクノロジーで、長い実績があり、十分に理解されています。 今日では、ウェアラブル、医療機器、モバイルワイヤレス機器など、現代的な小型のフォームファクター、高い耐久性、軽量の電子機器に理想的なソリューションとして認知されています。しかし多くのPCB設計者は、リジッドフレキシブル基板の設計を最初に行うとき、いくつかの課題に直面します。 リジッドフレキシブルの製造と実装のコストはどの程度なのか？ 種類の異なるリジッドとフレキシブル部が、どのように1つのPCBアセンブリとして記述されるのか？ リジッドとフレキシブルで異なる材料とレイヤーの具体的な情報をどのように管理し、製造業者に伝達するのか？ 可動範囲や重要な折りたたみ状態をどのようにモデル化し、検証するのか？ フレキシブル領域内の配置と配線は、従来のリジッド基板とどのように異なるのか？ リジッドフレキシブル基板設計には、これらの疑問に加えて、更に多くの疑問が付きまといます。 コスト従来のリジッド基板製造と比較して、リジッドフレキシブルには追加の材料と、より複雑なプロセス手順が必要なため、本質的に製造コストが増大します。これらの追加製造コストは、BOMコストの低減(コネクタやケーブルのコンポーネントが少なくなる)、組み立てコストの低減(手作業での配線や組み立てが少なくなる)、製品の信頼性の向上などによって埋め合わせできる可能性があります。(※続きはPDFをダウンロードしてください) 今すぐ Altium Designerの無償評価版をリクエストして、世界最高のPCB設計ソリューションをお試しください！ 記事を読む