Altium Designer - 回路・基板設計ソフトウェア

簡単、効果的、最新: Altium Designerは、世界中の設計者に支持されている回路・基板設計ソフトウェアです。 Altium DesignerがどのようにPCB設計業界に革命をもたらし、設計者がアイデアから実際の製品を作り上げているか、リソースで詳細をご覧ください。

Filter
見つかりました
Sort by
役割
ソフトウェア
コンテンツタイプ
適用
フィルターをクリア
組み込みRF設計: セラミックチップアンテナと基板トレースアンテナ 組み込みRF設計: セラミックチップアンテナと基板トレースアンテナ 1 min Blog 過去数年間にわたってカフェの文化は大幅に進化しており、新しいカフェの多くでは、店に何か独創的な工夫を加える新たな方法を探し求めています。カフェと本屋を組み合わせたり、特定地域のコーヒー豆の技術を持つバリスタを抱えるグルメ向けコーヒー、さらには猫カフェなどの変わり種も出現しました。 しかし、結局のところ、カフェの客が求めているのは飲み物や軽食を口にする、友達と会って話をする、またはオフィスや家庭の外で何かの仕事を片付けることです。表面的な飾り付けで店を際立たせることもできるかもしれませんが、主要な概念は比較的変化しないものです。これは、プリント基板部品の選択肢の決定とよく似ています。 長年にわたるロボティクス、AI、IoT開発とともに、小型、高性能、低コストの組み込みRFトランシーバー ソリューションに対する需要は増え続けています。設計者がセラミックチップと基板トレースのどちらのアンテナタイプを選択するかを左右する主要な要因がコスト、基板レイアウト、専門技術であることは依然として変わりません。 基板アンテナ: 使用周波数範囲の確認 従来は、設計技術者はより信頼性の高いトレースアンテナについて 目的の周波数範囲と出力のトレードオフを検討していました。今日の組み込みアンテナのハードウェアは、400MHz~5.5GHzの間の特定の帯域で動作するように割り当てられています。セラミックアンテナの実装がより信頼性が高く、安価で、使いやすくなるにつれ、この競争は過熱しつつあります。 実際には、製造前に設計者が基板設計CADでプリント基板上に配置する単純なワイヤトレースの費用はわずかなものです。トレースアンテナは低コストであるにもかかわらず、依然としてセラミックチップアンテナが好まれることはよくあります。セラミックチップアンテナによって得られる小型化、実装の容易さ、環境からの干渉に対する耐性の高さがコストを相殺する場合があるためです。 基板トレースアンテナ 基板トレースアンテナは、特に小型で高信頼度の実装において、設計、実装、調整が難しいとされています。ワイヤアンテナと同様、トレースアンテナのサイズは目的の帯域幅の周波数で決まります。例えば低い周波数では、信号を共振させるにはトレースアンテナの長さをより長くする必要があります。 セラミックチップアンテナと比較して、基板トレースアンテナには次のような利点があります。 トレースアンテナは製造プロセスでプリント基板に組み込まれる 最適に調整した場合、トレースアンテナはネットワークの信頼性と信号強度を高めると同時に広い帯域幅で動作できる トレースアンテナは薄型である 基板トレースアンテナの欠点を以下に示します。 特に低い周波数で、設計が困難である。基板レイアウトの変更の影響を非常に受けやすく、変更するごとに調整が必要となり、場合によっては製造のやり直しが必要 セラミックチップアンテナよりもはるかに多くの面積を必要とする。特に低い周波数の設計ではこの問題が顕著である。多くの基板面積が占有されるため、設計のコストが増大する トレースアンテナは、環境からの干渉の影響を非常に受けやすい 基板トレースアンテナは、製造後に設計者が物理的な変更を加えることができません。変更が必要な場合、ユーザーは設計を変更してから基板を再度製造する必要があります。基板アンテナはサイズが大きくなる可能性があり、設計/調整プロセスに時間を要する(通常、シミュレーションソフトウェアや大規模なテストが必要です)という性質が、基板の設計者が基板アンテナの代わりにセラミックチップアンテナを使う動機となる場合があります。 記事を読む
James MacKinnon氏のNASAまでのキャリアパス James MacKinnon氏のNASAまでのキャリアパス 2 min OnTrack Judy Warner: Jamesさん、ご自身の学歴と、どのようにしてPCBの設計を習得したかを教えてください。 James MacKinnon: フロリダ大学の3年と4年のとき、ごく単純なPCBの設計が必須の授業がありました。基本的に、このクラスの単位を取れないと卒業できません。それに電気工学のクラスだったので、PCBの製作が求められたのです。3年生の設計課題は単純な回路でした。ですが、4年生になると、かなり複雑な回路を作らされます。このような経緯で、私はPCBの設計とAltium Designerに出会ったわけです。 Judy Warner: 実質的に、大学である種の基板設計の基礎を教えてもらったということですか。なかなか珍しいケースですね。 James MacKinnon: ええ、そうなんです。「基礎」という言葉はいい表現ですね。3年生の授業では、非常に単純な回路のレイアウトが課されました。そのときの回路には、単純なマイクロプロセッサーの、たぶんI/Oラインが含まれていました。私が作成したのはモーターコントローラーだったので、PWMラインでした。授業では、プログラムの使い方、単純な2層基板の設定方法や基本的な配線方法を教えてもらいました。4年生のときの設計では、高速配線、複雑なアナログ設計、インピーダンス整合など、より複雑な要素を扱いました。授業では、基板設計のさまざまな側面について学ぶ講義の時間があり、そこから色々なことを教えてもらいました。とはいうものの、実際には、修士号を取って初めて、本格的な基板設計やAltium Designerの多岐にわたるツールについて習得できました。 Altium Designerは、学部の授業で使用されていたので、修士課程でも使用したのだと思います。私は、フロリダ大学で学士と修士の両方の課程を履修したので、学部で使用したさまざまな器材や習得内容を修士課程で活用することができました。電気工学科が必要なライセンスを取得していたので、誰でも使用できました。修士課程では、CHREC( Center for High-Performance Reconfigurable 記事を読む
ブラインド・ビア、バリード・ビア、スルーホール・ビアがPCB設計に与える影響 ブラインド・ビア、バリード・ビア、スルーホール・ビアがPCB設計に与える影響 1 min Thought Leadership 子供の頃、私はスーパーマリオのすべてに夢中でしたが、正直、誰もがそうでしたよね。特に、スーパーニンテンドーの古い学校版にはまっていました。プラットフォームからプラットフォームへと跳ねること、ピクセル化されたカメの甲羅を投げること、プリンセスを救うこと…なんて人生でしょう。ゲームの中で最高で、少し変わった部分は、あちこちにあるように見える小さな緑のチューブを出入りすることでした。それらを作ったのは誰?そもそもなぜそこにあるのか? 奇妙なことに、ほぼ一生の後、私は回路基板を見つめ、まったく同じ質問を自問していました。どこにも繋がっていないように見える小さな穴が、グラウンドプレーンやはんだマスクの上に文字通り散乱していました。ここで登場するのが、ブラインドビア、バリードビア、スルーホールビアです。 私たちが、世界が私たちの設計をより小さなスペースに押し込めようとしているという事実について話し続けるにつれて(同じ話、違う日)、これらの世界的な要求を満たすことを可能にする新しくてエキサイティングな技術的および製造上の進歩を学び続けます。多層ボード(高層カウント)の積層からフォームファクターの変更まで、ブラインドビアやバリードビア、そしてスルーホールビアを導入することで、さらに一歩踏み出します。 ブラインドビアとバリードビア:一歩進むか、毒キノコか? それぞれの緑の管がどこに繋がっているのかを発見しようとする過程で、どの秘密の部屋にたどり着くかわからないのが、半分の楽しみだったのではないでしょうか?恐れることはありません。スーパーマリオが緑の管から緑の管へと推測を続けさせることが目的であったとしても、HDI PCBを設計することは(願わくば)まったく逆です。厚い戦略書を見ることなく、PCB全体に穴を開ける場所と理由を正確に知るべきです。 ビアは、PCB層のトレースを通して穿孔され、別の層の別のトレースに接続するためだけの穴です。これらは、各層を何らかの方法で接続する必要がある多層PCBによく存在します。 多層プリント基板に組み込むことができるビアには、3つの異なるバージョン(ブラインドビア、バリードビア、スルーホールビア)があります: ブラインドビア:これらは、プリント基板の外層を内層に接続しますが、それ以上は進みません。したがって、4層のPCBがある場合、最初の2層にはトレースを通して穴が開けられますが、3層目や4層目には開けられません。 埋め込みビア:これらは、2つ以上の内部層を互いに接続します。再び、4層のPCBでは、第2層と第3層がドリルで穿たれて接続されますが、外側の層である第1層と第4層には穴が開いておらず、基板上では単に空白のスポットのように見えます。 スルーホールビア:今お分かりの通り、これらは文字通り「全体のボードを通して」穿たれ、外側の第1層と第4層を接続します(または4層を接続する他の組み合わせ)。 適切なビアの理解が設計の成長を促進します プリンセスを救うという壮大なミッションには重要でないように見えたこれらの緑のチューブは、中に飛び込んだり出たりするのがとても満足できる以外に利点はないようでした。一方、ビアは多層PCBにおいて重要な役割を果たします。 時代が進むにつれて、そして今日このごろの「小さいほうが良い」という考え方の中で、私たちは できるだけ多くのスペースを節約するという課題に直面しています。ビアを使うことで、理論上は、トップレイヤー(そこにはすべてのコンポーネントも配置されています)でスペースを取るトレースルーティングをすべて回避し、必要な配線を第2、第3、あるいは第4レイヤー内で行うことが可能になります。これは、スペースを節約する技術を探している一部の設計者にとっては神の恵みかもしれません。 ブラインドビア、バリードビア、またはスルーホールビアをボードに実装する際に得られるもう一つの利点は、トレース間の寄生容量が低下し、それが設計に深刻な影響を及ぼす可能性があるのを防ぐことです。この寄生容量の低下は、トレースリードを短縮することで実現された改善によるものです。必ずしも主な理由ではありませんが、正しく設計されていれば、ビアを設計に追加することで確実に利益を得ることができます。 ビア適用前のその他の考慮事項 席から飛び上がってどこにサインすればいいか探しているかもしれませんが、ビアを設計に取り入れることのいくつかの欠点があるため(なぜいつも欠点があるのでしょうか?)、ちょっと待ってください。 ビアと 多層基板は密接に関連しており、複数の基板に何かを行う場合、コストの考慮が必要になります。これには、1枚だけでなく、2枚、3枚、さらには4枚の基板を正確に同じ位置で貫通するビアの穴のドリル加工が含まれます。ドリル加工と積層のプロセスにわずかな公差エラーがある場合、基板は事実上使用不可能になります。 記事を読む
PCBのグランドバウンスとシグナルインテグリティーのグランドバウンス シグナルインテグリティーの問題を最小限に抑えるグランドバウンス低減方法 1 min Blog 電気技術者 電気技術者 電気技術者 学生時代にバスケットボールチームで活躍した父とは異なり、私は入団テスト中、ボールをほとんどバウンドできませんでした。言うまでもなく、私はスポーツを始める前にやめてしまいました。NBAプロになるという夢は打ち砕かれましたが、その後、格闘技への情熱を見出しました。私はバスケットボールをうまく扱うことはできませんでしたが、少なくとも格闘技では足の甲で相手を跳ね返して(バウンスして)対抗することができました。 バスケットボールをバウンドできなくても大きな問題にはなりませんが、電子機器のグランドバウンスを理解していないと、回路にとって大きな問題になりかねません。信頼できるPCBレイアウトエンジニアとして優れた能力を発揮するには、回路およびシグナルインテグリティーへのグランドバウンスの影響に関する知識が必要です。グランドバウンス低減技術を考慮すれば、設計全体でPCBのシグナルインテグリティーのグランドバウンスを最小限に抑えることができます。 グランドバウンスとは グランドバウンスを理解するには、集積回路(IC)の中核を形成するスリープトランジスタとGNDピンの基本を詳しく理解する必要があります。下図は、マイクロコントローラーやランダムアクセスメモリ(RAM)などのICの典型的なI/Oを形成するCMOSバッファ回路を示しています。 PCB内のグランドバウンスノイズは測定が難しい問題であり、これがパワーゲーティングとシグナルインテグリティーに与える影響は、PCBのトレースインピーダンスとPDNインピーダンスに関連しています。ほとんどの高速設計では、ドライバー回路の出力ピンは通常、ある程度の入力容量を持つ負荷に接続されます。出力ピンが論理回路「1」にアサートされると、負荷の寄生容量はVCCまで完全に充電されます。出力バッファ回路がオフになって論理「0」になると、容量性負荷が放電して、ドライバーに突入電流が戻ります。この急速な電流はドライバーのグランドピンを流れます。 理想的な状況では、ICパッケージと基板の接地は同じ電圧に保たれます。ただし、現実の設計では、ボンドワイヤ、リードフレーム、PDNの寄生インダクタンスにより、ダイグランドと基板グランドの間にある程度の寄生インダクタンスが存在します。これらの素子からのパッケージの総インダクタンスは、上記の回路図に示すように、一連の直列コイルとしてモデル化できます。 電流がボンドワイヤ/リードフレーム/PDN上の インダクタンスを駆け抜けると、ダイグランドと基板グランドの間に逆起電力が蓄積します。これにより、ダイグランドと基板グランドの電圧レベルが瞬間的に異なる現象が生じ、グランドバウンスノイズが発生します。この蓄積は、これらの要素のDC抵抗とICパッケージ/ダイの寄生によって減衰されます。寄生とトレースのこの配置が、定義されたインピーダンスと共振周波数を持つ等価RLC回路を形成しているということを理解すると、これが信号の動作にどのように影響するかを正確に理解できます。 PCBのグランドバウンスが回路と信号に与える影響 PCB内のグランドバウンスが最小限であれば、ダイグランドや信号の動作に混乱を引き起こすことはありません。グランドバウンスは引き続き発生しますが、気付かれないほど小さいかもしれません。ただし、グランドバウンスによって生成される逆起電力が大きい場合、特に複数の出力が同時に切り替えられる場合、デバイスのグランドレベルは、ICの他のピングループに影響しうるレベルにまで上昇します。 駆動コンポーネントを容量性負荷に接続するトレースを見ると、トレースのインダクタンスと静電容量も、グランドバウンスによる信号への影響に影響を与えます。すべてのトレースには、寄生容量とインダクタンスにより、ある程度のインピーダンスがあることに留意してください。実際のトレースにはこれらの寄生があるため、トレース、ドライバーのGNDピンのインダクタンス、および負荷容量によって形成される集中RLCネットワークにこれらを含める必要があります。 ダイ上のレベルシフト たとえば、グランドバウンスが発生するマイクロコントローラーでは、パワーレールと接地間で測定された電圧が、グランドバウンスがない場合よりも1.5V高くなるようにグランド電位がシフトする場合があります。つまり、パワーレールとダイグランドの電位差は、パワーレールと基板グランド間で測定された電位よりも1.5V高くなります。別の言い方をすれば、ダイグランドとPCBのGNDプレーンの間には瞬間的な1.5Vの電位があります(つまり、ドライバーのGNDピンの両端で測定)。 この例では、マイクロコントローラーに接続された3.3Vで動作する論理ICは、デバイスの接地の電位レベルがシフトしたために1.5Vの論理「低」信号を受信しているため、論理「0」信号を「1」と解釈する場合があります。この例を続けて説明すると、入力電圧レベルはダイグランドを基準にして見られるため、グランドバウンスが発生しているデバイスは他のコンポーネントからの入力を誤って読み取る可能性もあります。たとえば、論理「高」 信号が「低」と誤って解釈されるのは、ダイグランドの上昇により、入力ピンの電圧が3.3Vではなく1.8Vになるためです。これは、最小論理高電圧の2.31Vを下回ります。 グランドバウンスの影響は、すべての出力が同時に低になると最悪になります(上の画像を参照)。このとき、ダイグランドの電圧差が大幅に増加します。さらに、このレベルシフトはRLCネットワークで急な立ち上がり信号のように機能し、特定の条件下では減衰不足の過渡発振を示す可能性があります。 レベルシフト時の発振 ダイグランドのレベルシフトは永久に持続するわけではなく、ダイグランドとPCBグランドの電位差は最終的にゼロに戻ります。トレースと負荷から寄生容量が生じるため、このレベルシフトは、RLC回路で見られるのと同じように減衰発振を示す可能性があります。これらの発振は、電流ループ内の総抵抗に応じてさまざまなレベルの減衰を示すことがあります。ダイグランドに発振があると、この発振が出力信号に重畳され、過渡リンギング現象が発生します。下の画像は、グランドバウンスによるこのような減衰不足の過渡発振を示しています。 不完全な状況では、ドライバーの出力インピーダンスはゼロで、負荷入力インピーダンスは無限大で、トレースに発生する過渡現象の減衰はゼロになります。実際の状況では、ドライバーを通る直流伝導と、LOW状態とHIGH状態でのインピーダンスにより、減衰はゼロ以外になります。減衰( R/2 記事を読む
国境を越えるPCB設計の制限:エッジクリアランスを超えて拡張する 国境を越えるPCB設計の制限:エッジクリアランスを超えて拡張する 1 min Thought Leadership あなたは今まで、崖の端に立って、足をしっかりと地につけたことがありますか?いえ、転んだら少し怪我をするかもしれないような急な斜面のことではありません。私が言っているのは、ナショナルジオグラフィックで見るような、90度のスタイルで、真っ直ぐに2,000フィート下まで落ちる崖のことです。どんなに崖立ちに慣れている人でも、間違いなく恐ろしい体験です。 頭の中を駆け巡る思考は止まらず、非常に原始的です。もし近づきすぎたら足が滑るだろうか?背中に感じるあの突風はどうだろう?私の好みではありませんが、時には崖を覗き込む必要があります。 同様に、あなた(またはあなたのコンポーネント)が、PCBの端(クリアランス)に立っていて、余裕がほとんどない状態になることがあります。時には、あなたのコンポーネントがその2,000フィート(まあ、実際にはインチ単位に近いかもしれませんが)の崖の端に立つという恐ろしい体験をしなければならず、その存在の残りの期間、ピークパフォーマンスで動作することが求められます。なんという人生でしょう! ボードの不動産が不足している場合、詰め込むべき部品が山のようにある場合、または単にボードを取り囲むシャーシの制約の場合でも、時には許容されるエッジクリアランスの許容範囲を超えて部品を拡張する必要があります。では、これらの境界を超えて拡張するときにどのような要因が影響しますか?以下は、部品が左右に落ちないようにするためのいくつかのガイドラインです。 PCB設計の制限において、十分な銅の接続を保つ ボード上の任意の位置での部品配置の経験則は、まず十分な銅があることを確認することで、頑丈な電気機械的接続ができることです。 エッジクリアランスの許容範囲を超えて冒険する場合、いくつかのことが変わるかもしれませんが、銅に関するルールは変わりません。 まるで崖の端に立つ人が足をしっかりと地面に植える必要があるように、あなたも部品に同様の注意を払う必要があります。追加の予防措置を講じて、物理的な銅の接続が全体を通してしっかりしていることを約束することで、自分自身とあなたの設計を転倒から守ります。 意図を超えて使用する:箱の外で設計する もちろん、PCBを設計する際には、何らかの形で使用されることを期待していますが、製品が使用されている場合、消費者が設計を新しい方法で使用するための独創性を決して割り引くことはできません。言い換えれば、製品が意図したユーザーによって開かれたとき、あなたが想定していなかった目的で使用されるかもしれませんが、ユーザーはそれでもあなたの製品が彼らの基準を満たすことを期待します。 潜在的に危険なコンポーネントの周囲のスペースを見ることで、意図しない製品の使用からも損傷を防ぐために積極的になることができます。特に、コンポーネントが崖っぷちに近づいている場合、設計の箱外の使用例を考慮する必要があります。激しく扱われた場合に曲がったり壊れたりするものはありますか?シャーシへの損傷によって影響を受けることは? 製品の意図された(および意図されていない)使用と、コンポーネントがどのように影響を受けるかについて賢明であることは、発生するであろうグレーエリア/エッジクリアランスの質問の多くに答えるでしょう。 製造上の制限とそれらを防ぐ方法 設計の凍結前に製造業者の制限を考慮するように言った回数に一ニッケルもらっていたら、直面しているどんな崖からでも階段を建てられるかもしれません。PCB設計ソフトウェアでは、思いつく限りのものを設計できますが、それを現実の世界(製造)に移すことは全く別の偉業です。 コンポーネントを互いに近づけたり、設計のエッジクリアランスに近づけたりすると、製造チームが取り入れることがより困難になります。製造業者の機械の能力によっては、最初のRFQを送り出したときに行き詰まる可能性があります。 RFQ。気がつけば、また設計図に戻っています。 これを克服する一つの方法は、設計を製造業者に委託する前に監査と 製造施設のレビューを実施することです。製造業者の能力を確認し、したがって、設計が成功するために必要な能力を持っていることを確認できます。少数の製造業者に連絡を取るだけでも、エッジクリアランスを超えて拡張しているときに制限が存在する場所のアイデアを得ることができます。 エッジを過度に考えすぎないでください エッジクリアランスを超えることはロケット科学ではありません。代わりに、それはリスクのゲームです。このゲームは、「どれだけエッジに近づけるか?」という問いになります。再び、千フィートの高さから見下ろすときに私が尋ねたいと思う質問ではありませんが、PCB設計では選択の余地がないこともあります。 記事を読む