Mobile menu
Altium Designer
Easy, Powerful, Modern

The world’s most trusted PCB design system.

Explore Solutions

Altium Designer - 回路・基板設計ソフトウェア

PCBソルダーマスクの拡張 使用すべきソルダーマスク拡張値 PCBの最上部に来るソルダーストップマスク層は、表面層の銅箔を覆う保護膜となります。コンポーネントを取り付けはんだ付けができる表面を確保するため、ソルダーマスクを表面層のランディングパッドから引き戻す必要があります。最上層のパッドからソルダーマスクを剥がすと、パッドの端がある程度拡張し、コンポーネントにNSMDまたはSMDパッドが作成されます。 アセンブリの欠陥を防ぎ、はんだ付けのための十分なスペースを確保できるよう、ソルダーストップマスクの拡張をどの程度引き戻す必要があるでしょうか？結局のところ、部品の小型化とレイアウトの高密度化が標準となっているため、ソルダーマスクの拡張によってソルダーマスクに小さなスライバが形成され、表面層に残ります。そのため、ある時点で、ソルダーマスクの最小許容スライバと必要なソルダーマスクの拡張により設計ルールの競合が起き、これら両方を同時に満たすことができなくなる場合があります。 ソルダーマスクの拡張とスライバの間でバランスをとる ペリメーター・パッド・サイズと位置ずれの許容差 これが、ポジティブなソルダーストップマスクの拡張を適用し、NSMD（Non-Solder Mask Defined）パッドを作成する主な理由です。これを正当化するのは、銅エッチングプロセスと関連しています。というのも、銅エッチングは湿式化学プロセスで、ソルダーマスクの塗布よりも精度が高いためです。そのため、パッドの全領域を常に露出させるために、パッドの周囲に十分な大きさのソルダーマスクの拡張を施しています。 ソルダーレジスト塗布プロセスの精度が低いと位置がずれる可能性があり、ソルダーストップマスクがPCBレイアウトで定義された位置と完全に一致しません。ただし、ソルダーマスクの拡張が十分に大きい場合は、位置ずれが補正され、ソルダーマスクを通してパッドが完全に見えるようになります。私が見てきた中で ソルダーマスク拡張の最小推奨値はパッド全方で3milというもので、これにより約2milの位置ずれが補正されます。 パッドがすでに十分に大きい場合は、ソルダーマスクの拡張値を小さくすることができます。より大きなパッドを使い、拡張値を小さくすると、多少の位置ずれがあっても、露出したパッド領域が十分に大きくなることが保証されます。いずれにせよ、近くのパッド/ビアの間にソルダーダムを置く必要性も検討する必要があります。 ソルバーダムの最小サイズ ソルダーレジストの最小スライバサイズにより、特定のリードピッチに適用できるソルダーストップマスクの拡張開口部が制限されます。リードピッチが十分に大きい場合は、ソルダーダムの限界に達することを心配することなく、いつでも大きなソルダーマスクの拡張を適用できます。リードピッチが狭かったり、コンポーネントが密集したりすると、ソルダーマスクの最小スライバサイズに影響する可能性があります。その場合、位置ずれを補正するか、ソルダーダムを常に確保するかを決定する必要があります。ピッチ配列が細かいコンポーネントでは、後者を選択するのがお勧めです。 ソルダーストップマスクウェブをPCB基板の表面に貼り付けるには少なくとも約3mil必要なので、パッドピッチが20mil以上の場合、パッド周りのソルダーマスクの膨張を最小限に抑えることができます。内部リード（BGAフットプリントの内部ボールなど）では、SMDパッドを使用し、パッドとビアの間に小さなダムを配置するのが適切です。 値の決定は製造会社に任せるべきか？ ブランケット設計ルールを設定し、0milまたは1milの拡張を適用して密度要件を達成できるようにした場合、製造業者は追加の拡張値を適用する可能性があります。この場合、製造業者は貴社にそれを伝えないかもしれません。ですから、表面層のパッドとソルダーストップマスクステンシルの間の位置ずれを補正するために製造業者が拡張値を適用することがあることを知っておくとよいでしょう。 私自身は、次の2つの理由から、ほとんどのプロジェクトでマスクを0milに設定しています。 非常に高密度のレイアウトでない限り、ほとんどのコンポーネントに使用しているフットプリントには十分な大きさのパッドがあり、一般的な程度の位置ずれでパッドのはんだ付け領域が大幅に減少することがないため。 私が契約している製造業者は数社しかなく、彼らがソルダーマスクの拡張値を増やす傾向にあることや、そのプロセスについて私自身がよく理解しており、彼らが DFMレポートを送ってくるときには、どのような修正したいのかを正確に確認する機会があるため。 2点目は、契約先の製造業者や実装業者の作業の傾向やプロセスを貴社が理解しておくべき理由を浮き彫りにしています。当社には、中小規模の顧客プロジェクトに限って使用する製造パートナーが数社あり、彼らが何を期待し、最初のDFM/DFAレビューの後に当社が受け取るかもしれないフィードバックを把握しています。
差動ペア、差動信号とは> Thought Leadership 差動ペア、差動信号とは? 差動ペアと差動信号は、高速デジタル通信とデータ転送の中心的な要素です。
フェライトビーズPDN PDNシミュレーションにおけるフェライトビーズモデルと伝達インピーダンス この記事では、PDNのフェライトと伝達インピーダンスについて調査します。PDN内のフェライトがスイッチング回路にどのような問題を引き起こすかを説明します。
5日間のチップ供給 Engineering News PCB用の5日間のチップ供給があったら、あなたは何をしますか？ 需要の圧力と半導体の長期的な不足により、米国の企業は5日分のチップ供給に減少しています。
基板のDFMプロセスを切り抜ける 基板のDFMプロセスを切り抜ける アルティウムのPCB設計ブログ読者の皆さまは、おそらく、これまでに基板の設計や製造の経験をお持ちでしょう。私もそうですが、デザインを製造にリリースするのは、うれしくも悲しくもあることです。丹精込めて設計したハードウェアがもうすぐ形になる一方で、製造現場からDFMのリクエストが並んだ一覧が送られてくるからです。これは、1つも楽しいことではありません。この記事では、実装すべき設計機能を紹介し、製造前にやっておくべき手順について説明します。それがあれば、 DFMの厄介事を避ける上で役に立つでしょう。また、シグナルインテグリティ回路で起こる一般的なDFMの問題についても、いくつか例をご覧いただきます。 しっかりとした構成で始める 積層板が特定の厚さでしか提供されていないことを忘れてしまい、積層板の物理的な特性のみを考慮して材料を選択する技術者が大勢います。スタックアップは、任意ではなく限定的な厚さの選択肢から選んで設計する必要があるのです。そうしないと、製造業者から製造可能なスタックアップを提案され、トレースの配置を大幅に変更する必要が出てくる恐れがあります。たとえば、GNDプレーンの任意の分離幅として8mil (4milの誘電体層が2つ) を使って ストリップライントレースをこちらは設計したのに、製造業者から材料が5mil単位でしか提供されていないと告げられた場合は、トレースの幅を大幅に広げるか狭めるかしてインピーダンスを維持する必要があります。これは、特に密度が制限に達しようとしている場合に、深刻な状況になります。 この問題を回避するには、レイアウトを開始する前に製造業者に連絡し、基板に何をさせる必要があるのかを伝えます。少なくとも、基板で対応する必要のある周波数範囲、レイヤの数、目標としている全体的な厚さについて知らせておきましょう。インピーダンス制御のための目標DKやパネルのサイズ、意図される最終用途といった詳細は、製造業者が考えられる選択肢を絞り込む際に非常に有用です。現場で製造がスムーズに進むような材料を選択することも、最初から良い結果を出す上で役立ちます。 IPC-A-610に準拠する 基板を問題なく製造する上で必要なことを理解するにあたっては、ICP-A-610が一番の味方になってくれるでしょう。この文書はそれほど高価ではないため、まだお持ちでない場合は入手することをおすすめします [1]。この規格では、基板が3つのクラスに分類されています。クラス1では、故障率がそれほど重要にならない使い捨ての品目が対象となります。クラス2では、製造プロセスを踏まえ、確実に機能して故障率を低く抑える必要のある電子機器が対象となります。クラス3では、たとえば、ペースメーカーなど、故障が許されない機器が対象となります。各クラスに要求される仕様は、基本的にはPCB関連の故障モードを相殺するために組み込まれた安全マージンのレベルと、特定の現場でPCB製造プロセスに課せられる物理的な制限に伴う関連設計基準です。 大半の機器については、ドリルドローイングレイヤに「この基板はICP-A-610のクラス2に従って製造してください」という製造メモを残す必要があります。こうすることで、この規格を確実に守りながら基板を製造できるようになります。とはいえ、製造業者についてはちょっとした秘密があります。彼らはすべての設計でICPクラス2をチェックしているのです。これは単に、欠陥のために基板を戻されることを避けるためです。彼らがICPのクラス2の基準に照らして基板をチェックしているのであれば、こちらは設計が製造に渡される前に仕様を確実に満たしておく必要があります。単純に聞こえるかもしれませんが、これが技術者から最もよく耳にする問題なのです。 たとえば、「トレースにはシルクスクリーンを配置しない」や「SMTパッドにはソルダーマスクを使用しない」など、いくらかの常識があれば大半のIPCに準拠することができます。ただし、見逃しやすい基準もいくつかあります。それは、設計者が製造可能性ではなく、シグナルインテグリティやパワーインテグリティといった設計の別の側面に目を向けているからです。 アニュラリングのサイズ ICPの文書では、ドリルブレークアウトが定量化されています。ブレークアウトを防止するには、ビアの周囲のアニュラリングの直径を、大半の製造業者のドリルよりも12mil大きくする必要があります。この問題は、同軸コネクタや高速シリアルコネクタ向けの設計で発生する傾向にあります。シグナルインテグリティの場合、このパッドは邪魔にしかならないため、最小限に抑える必要があります。通常、技術者はこのサイズを8milにしようと試みます。達成不可能な数字ではありませんが、すべての製造業者が対応できるとは限りません。 ドリル トレースからドリルまでの距離 すべてのレイヤの銅箔からドリル穴のエッジまでの公称距離は、8mil以上にする必要があります。これは、ドリルがぶれて他のネットに接触しないようにするためです。8milでもかなり小さく、現在の最高水準では回路密度が上げられ、この制限にぶつかってしまうことが常となっています。ここで重要なのは、前もって計画して設計内で配線チャンネルを作成し、それに応じてトレースを設計することです。たとえば、10milのドリルで作成されたビアが2列あり、その列が40milの中心線上にあるとしましょう。配線チャンネルは、30milからDFMの両側で8milをマイナスした14milとなります。2つのトレースをここに収める必要がある場合、5milのトレースを使えば、4mil残すことができます。シグナルインテグリティの用途では、バックプレーン コネクタを使用する際に、かなりの頻度でこの方法が利用されています。たとえばAirMAXTMコネクタ [2]
Customer Success Stories Morgan Solar Learn how Morgan Solar is pushing the limits of solar technology with a little help from Altium Designer.