Altium Designer - 回路・基板設計ソフトウェア

簡単、効果的、最新: Altium Designerは、世界中の設計者に支持されている回路・基板設計ソフトウェアです。 Altium DesignerがどのようにPCB設計業界に革命をもたらし、設計者がアイデアから実際の製品を作り上げているか、リソースで詳細をご覧ください。

Filter
見つかりました
Sort by
役割
ソフトウェア
コンテンツタイプ
適用
フィルターをクリア
Altium Designerでの多層PCBスタックアップの計画 1 min Blog PCB設計者 PCB設計者 PCB設計者 近年のPCBが、単層や2層の基板で設計されることはほとんどありません。最新のPCBでは高密度の接続と多数のコンポーネントが使用されており、これからの設計は多層PCBになっていくと考えられます。手掛けるデバイスのフォームファクターがかつて見たことのないものであれば、リジッドフレキシブル基板を使用することになるでしょう。こうした種類のPCBには、適切なスタックアップが不可欠です。つまり、直感的なスタックアップ マネージャーを備えるPCB設計ソフトウェアが必要になりますが、Altium Designerではマルチレイヤー スタックアップを直接、PCBレイアウトに簡単に同期できます。 Altium Designer マルチレイヤー スタックアップの管理ツールを備えるPCB設計ソフトウェアパッケージ マルチレイヤーのスタックアップの最適な方法は、数々の要素によって変わってきます。特定の方法がなければ、あらゆる設計や配線、EMCの要件に同時に対処できます。多層PCBのデバイスのアプリケーションによっても、レイヤースタックアップの最適な方法は決まります。Altium Designerの統合設計環境では、優れたスタックアップ ツールからレイアウト、シミュレーション、ルールチェックの機能を直接使用できます。 マルチレイヤー スタックアップの計画 どんな回路基板でも、コンポーネントや銅箔の配置に関して計画を立てなければなりません。単層のPCBでさえ、レイアウトに関する計画がなければ製造にリリースできません。PCB設計では、回路の設計が終わるまでコンポーネントの配置に常に注意を払う必要がありますが、これは多層PCBにも当てはまります。両面PCBや多層PCBでは、ベリードビアの穴を追跡したり、厚さや外層について計画したりすることができます。 今後の多層PCBのスタックアップ方法を計画する際は、信号プレーンとパワープレーン/GNDプレーンの繰り返しになり、各レイヤーが絶縁コアかプリプレグで分離されることが一般的になるでしょう。リジッドフレキシブル基板は本質的に多層基板であり、それぞれにスタックアップの要件があります。その目的はレイヤー間のクロストークとEMIを抑制すると同時に、効率的な配線を可能にすることです。 多層PCBのスタックアップ方法 多層PCBの設計は技であり、芸術でもあります。設計全体のプロセスは、レイヤーの配置によって変わってきますが、レイヤー間を配線するためにビアを使用し、適切なパワープレーンとGNDプレーンのペアの配置を選択して、製造業者向けの情報をすべて含めた書類を作成する必要があります。これらは、優れたレイヤー構成マネージャーを備えるPCB設計ソフトウェアがなければ完了できません。 スタックアップの各レイヤーにはそれぞれの機能がありますが、これらはマルチレイヤー スタックアップで指定する必要があります。 マルチレイヤーのスタックアップ方法について、詳しくはこちら 記事を読む
電子機器のためのバーンインテストとは何ですか? 電子機器のバーンインテストとは何ですか? 1 min Thought Leadership 新しい基板の製造を計画する際には、おそらく新製品に対するさまざまなテストを計画することになるでしょう。これらのテストは、しばしば機能性に焦点を当て、高速/高周波基板の場合は信号/電力の整合性に焦点を当てることが多いです。ただし、製品を極端な期間にわたって動作させることを意図している場合、製品の寿命の下限を信頼性を持って設定するためのデータが必要になります。 インシリキットテスト、機能テスト、および可能な限り機械テストに加えて、部品や基板自体もバーンインテストの恩恵を受けることができます。大量生産を計画している場合、これは大量生産に移る前に行うのが最適です。 バーンインテストとは? バーンインテスト中、特別なバーンイン回路基板上のコンポーネントは、コンポーネントの定格動作条件以上でストレスをかけられ、コンポーネントの定格寿命前に早期に故障する可能性があるアセンブリを排除するために行われます。これらのさまざまな動作条件には、温度、電圧/電流、動作周波数、または上限として指定されたその他の動作条件が含まれます。これらの種類のストレステストは、加速寿命試験(HALT/HASSのサブセット)と呼ばれることがあります。これは、コンポーネントの動作を長期間および/または極端な条件下で模倣するものです。 これらの信頼性テストの目標は、バスタブ曲線(以下に例が示されています)を形成するための十分なデータを収集することです。残念ながら名前のついた「初期故障」部分は、製造上の欠陥による早期のコンポーネントの故障を含みます。これらのテストは通常、高信頼性半導体の上限である125°Cで実施されます。製品の信頼性を完全に把握するために、さまざまな温度で電気的に動作させることができます。 プロトタイプ基板でのバーンインテストおよび環境ストレステストは、意図された基板材料の ガラス転移温度以上の125°Cで実施することができます。これにより、基板の機械的応力による故障に関する極端なデータと、部品の故障に関するデータが得られます。バーンインテストには、次の2種類のテストが含まれます: 静的テスト 静的バーンインは、入力信号を適用せずに各コンポーネントに極端な温度と/または電圧を単純に適用するものです。これは単純で低コストな加速寿命試験です。プローブは単に環境チャンバーに挿入され、チャンバーは温度に達し、デバイスは所望の適用電圧に達します。このタイプのテストは、極端な温度での保管を模倣するための熱試験として最適です。テスト中に静的電圧を適用すると、デバイス内のすべてのノードがアクティブにならないため、コンポーネントの信頼性の包括的な視点を提供しません。 動的テスト このタイプのテストでは、バーンインボードが極端な温度と電圧にさらされながら、各コンポーネントに入力信号が適用されます。これにより、IC内の内部回路が信頼性の観点で評価されるため、コンポーネントの信頼性の包括的な視点が提供されます。動的テスト中に出力を監視することで、基板上のどのポイントが最も故障しやすいかをある程度把握することができます。 どんなバーンインテストでも、故障が発生した場合は徹底的な検査が必要です。特にプロトタイプボードのストレステストではこれが特に重要です。これらのテストは時間と材料の面で時間がかかり、費用がかかることがありますが、製品の有用寿命を最大限に引き出し、 設計の選択肢を適格化するために重要です。これらのテストはインシリキットテストや機能テストをはるかに超え、新製品を限界までストレスをかけます。 ボードレベル対コンポーネントレベルの信頼性テスト バーンインテストは通常、プロトタイプボードのストレステストを指すものではありません。これは通常、HALT/HASSと呼ばれます。バーンインテストは、他の環境/ストレステストと併せて、基板レベルおよび コンポーネントレベルの障害を明らかにすることができます。これらのテストは、仕様どおりに行うことも、指定された動作条件を超えて行うこともできます。 一部の基板設計者は、コンポーネントの仕様を超えたストレステストや基板/コンポーネントの意図しない動作条件でのテスト結果を受け入れることに躊躇するかもしれません。その理由は、基板やコンポーネントが意図された環境で展開される際には決してそのような動作条件にはならないため、テスト結果は無効であると考えられるからです。しかし、これは仕様を超えたバーンインテストやストレステストの本質を見逃してしまっています。 これらのテストを仕様を超えて実行することで、より多くの故障箇所を特定できます。連続して複数のテストを実行することで、これらの故障箇所が時間とともにどのように発生するかを確認し、信頼性のより良い視点を得ることができます。仕様を超えて実行することは、製品の寿命をより大きく加速させ、浴槽曲線のより深い視点を提供します。 もし過剰な仕様のテスト中に特定された不良ポイントに対処できれば、完成した基板の寿命を大幅に延ばすことができます。設計ソフトウェアでサプライチェーンデータにアクセスできれば、より長い寿命を持つ適切な代替部品に簡単に切り替えることができます。これらの手順はすべて、完成品の寿命を延ばすために大いに役立ちます。 製造業者からのバーンインテストの結果を受け取り、設計変更を計画している場合、 記事を読む
Bluetooth 5.1 SoC とモジュール:どちらがあなたの設計に最適ですか? Bluetooth 5.1 SoC とモジュール:どちらがあなたの設計に最適ですか? 1 min Thought Leadership Bluetooth 5.1のリリース以来、Bluetoothで利用可能な機能のリストが少し長くなりました。コンポーネントメーカーは、無線通信をMCUと統合して組み込み処理を行うことで、このモバイル技術をIoTデバイス向けに次のレベルへと引き上げました。これは、より小さなフットプリントにより多くの機能を詰め込むという継続的な取り組みの中での、また一つのステップです。 新製品にBluetooth 5.1 SoCを組み込みたい場合、このコンポーネントをボードに取り入れるための主な選択肢が2つあります。一つは、他のコンポーネントと同様にボードに取り付けるSoCとしてです。もう一つの選択肢は、モジュールを新しいボードの表面層に直接取り入れることです。次のIoT製品でBluetooth 5.1 SoCまたはモジュールを使用する際に知っておくべきことはこちらです。 Bluetooth 5.1 SoCの機能 Bluetooth 5.1 SoCは、通常、フラットパッケージまたはBGAコンポーネントとして基板に表面実装されます。市場に出ているSoCは、MCUを高速CPUとトランシーバー機能を備えた単一のチップに統合しています。これらのICは、高いGPIO数、PWMまたはアナログ出力、そして高ビット深度およびサンプルレートを持つ ADCを提供する傾向があります。これらのSoCは低コストであり、以前は別々のICに限定されていた大量の機能を提供します。 Bluetooth 5.1モジュールはこれらと同じ機能を提供しますが、これらはプリントアンテナと一緒にホストボード上に配置されます。現在の最先端のメーカーは、これらのモジュールを自社のコンポーネント用にリリースしているので、どちらのルートを取るかに関わらず同じ機能セットを得ることができます。モジュールを配置することは、きれいに統合されたパッケージを提供し、通常はオンボードオシレーターを備えており、設計時間を短縮しますが、フットプリントとプロファイルはSoCよりも大きくなります。総コンポーネント数は両システムでおそらく同じになりますが、実際の違いはシステムによって占められる領域ではなく、全体的な製品の厚さに関して生じます。 Bluetooth 5.1 SoCまたはモジュールでアクセスできるいくつかの例示的な機能には、以下が含まれます: 到着角(AoA)および出発角(AoD)検出 記事を読む
TRANSLATE:

銅箔の粗さが信号とインピーダンスに与える影響 TRANSLATE:

銅箔の粗さが信号とインピーダンスに与える影響
1 min Blog
工学、特に電気工学と機械工学の歴史は、途中で役立たずになった近似値で溢れています。これらの近似値は一時期はうまく機能し、数十年にわたって技術を大きく前進させました。しかし、どんなモデルにも適用可能な限界があり、典型的なRLCG伝送線モデルや周波数非依存のインピーダンス方程式も例外ではありません。 では、これらの方程式の問題は何でしょうか?上級のPCBエンジニアや製造業者はこれらを頻繁に引用し、それらを福音のように見せかけますが、多くの複雑な技術概念と同様に、これらのモデルや方程式はしばしば十分な文脈なしで伝えられます。ここで物理学が醜い顔を出し、モデルが引き続き適用可能であるためには変更が必要だと告げます。 銅箔の粗さモデリングや関連する伝送線インピーダンスシミュレーションは、標準モデルが信号の振る舞いを正しく扱えない多くの領域のうちの一つです。 銅箔の粗さがインピーダンスと損失にどのように影響するか 伝送線インピーダンスのRLGCモデルを見ると、インピーダンスに寄与する4つのパラメータがあります(すべて標準単位/単位長さで表されます): R:伝送線の直流抵抗で、線の導電率に依存します。 L:伝送線のループインダクタンスで、純粋に線の幾何学的形状の関数として取られます。 C:線の全容量で、これも線の幾何学的形状の関数として取られます。 G:基板の導電率で、特定の周波数での損失角と任意の寄生直流導電率をモデル化することを意味します。 業界の多くの人があなたに教えてくれないことがあります:これらのパラメーターはすべて周波数依存であり、抵抗項を含みます!「ちょっと待って、EE101のクラスでみんなが抵抗は周波数に依存しないと言っていたけど、どういうこと?」と思っているかもしれません。 2014年にさかのぼると思いますが、 IEEE P802.3bj タスクフォースが初めて100 Gb/s Ethernet PHYインターコネクトの因果モデルを受け入れる提案を提示されました。このモデルでは、上記のインダクタンス、容量、抵抗の項が周波数依存性を含むように修正されました。基板の分散を考慮することで容量項は容易に修正されました。では、抵抗とインダクタンスはどうでしょうか?高周波での導体内のスキン効果により、周波数による抵抗の依存性が生じます。 スキン効果は、電流が高周波で振動するときに、導体の表面近くに電流が集中する現象を指します。完全に滑らかな導体では、スキン効果はGHz周波数に達するまでごくわずかです。しかし、銅の粗さが存在する場合、特定の周波数範囲内で損失がかなり大きくなることがあります。スキン効果は線路のインダクタンスも増加させます。全体的な効果は、標準のRLGCモデルで予測される値から線路インピーダンスの変更です。 基板の分散を考慮しない場合でも、 等価回路項の分散は常に理想的なインピーダンスからの逸脱を引き起こします。マイクロ波やミリ波領域に深く入ると、インターコネクトを設計する際に銅の粗さを考慮する必要があります。
記事を読む
高電圧SMPS PCBレイアウトで熱とノイズを最小限に抑える 高電圧SMPS PCBレイアウトで熱とノイズを最小限に抑える 1 min Thought Leadership AC-DC変換であれDC-DC変換であれ、スイッチング電源のレイアウトは高電圧設計で一般的であり、慎重に構築する必要があります。このシステムは非常に一般的ですが、スイッチング中の電圧と電流の急激な変化により、簡単にEMI(電磁干渉)を放射する可能性があります。設計者は、ある領域のわずかな変更が診断が困難なEMI問題を引き起こす可能性があるため、既存の設計を新しいシステムに適応させることはほとんどありません。 適切なレイアウト選択と配線を行うことで、SMPSの出力からノイズが重大な問題になるのを防ぐことができます。低電圧コンバータは異なるフォームファクターでICとして購入できますが、高電圧コンバータは専用のボード上で個別のコンポーネントから製造する必要があります。ここでは、コンポーネントを冷却し、システムのノイズ問題を防ぐための重要なSMPS PCBレイアウトのヒントをいくつか紹介します。 SMPS PCBレイアウトのノイズと熱問題 どうしても避けられないことですが、任意のSMPSはトランジスタドライバのスイッチング動作により、中程度の高周波ノイズを発生させます。実際には、AC-DC変換中の全波整流器からの低周波リップルを高周波スイッチングノイズに変換しています。この変換によりより安定したDC出力が得られますが、依然として2つの重要なノイズ源が問題となります: スイッチング素子からの直接的なスイッチングノイズ。 システム内の他の場所での過渡的なノイズ。 SMPSユニットの出力には、伝導ノイズとしても放射ノイズとしてもノイズが現れることがあります。各問題の原因を診断するのは複雑になることがありますが、2種類のノイズを区別することは容易です。SMPS PCBレイアウトにおける他の設計上の課題は、ボード内で発生する熱です。これは、適切なPWM周波数、デューティサイクル、立ち上がり時間を選択することで影響を受けることがありますが、ボードで適切な熱管理戦略を使用する必要があります。これら2つの課題を念頭に置いて、SMPS PCBレイアウトで注意すべき細かな点を見てみましょう。 熱管理 理想的なSMPSはゼロパワーを消散しますが、現実にはこれは起こりません。スイッチングトランジスタ(およびAC-DC変換用の入力トランス)が、熱として大部分の電力を消散します。スイッチング電源トポロジーでは効率が90%を超えることもありますが、電力MOSFETはスイッチング中にかなりの熱を発散することがあります。ここでの一般的な実践は、重要なスイッチングコンポーネントにヒートシンクを設置することです。これらをグラウンドプレーンに接続して 新たなEMIの発生源を防ぐことを確認してください。 高電圧/高電流の電源では、これらのヒートシンクはかなり大きくなることがあります。エンクロージャにファンを取り付けることで、システムの冷却をさらに強化できます。ただし、新たなEMI問題を引き起こさないように、このファンの電源供給に関して ベストプラクティスに従うことを確認してください。 SMPS PCBレイアウトのヒント あなたのPCBスタックアップ レイアウトは熱管理に多少役立ちますが、EMIの感受性に関してはより大きな決定要因です。伝導ノイズは通常、入力回路と出力回路に 記事を読む