PCBテストクーポンの設計方法とテストできる内容

コンポーネントの動作速度が上がるにつれて、デジタル、アナログ、混合信号システムにおいて制御インピーダンスが一般的になってきています。インターコネクトの制御インピーダンス値が正しくない場合、インサーキットテスト中にこの問題を特定するのが非常に難しくなります。わずかな不一致がボードの故障を引き起こさない場合がありますが、テスト失敗の原因として不正確なインピーダンスを特定するのは難しい場合があります。特に、ベアボードインピーダンステストを容易にするために、正しいテストポイントやテスト構造がボードに配置されていない場合はそうです。

インピーダンスは多くのパラメータ（トレースの形状、ラミネートの厚さ、ラミネートのDk値）に依存するため、現在のところ、大多数のPCBは制御インピーダンスのためにテストされています。ただし、テストは通常、PCBと同じパネル上で製造されたPCBテストクーポンで実施されます（通常は端に沿って）。ボードスピンを迅速に進め、将来の設計を支援したい場合は、テストクーポンを設計して手元に置いておくことを検討すると良いでしょう。さらに、提案するインターコネクトのジオメトリに関する十分なドキュメントを製造業者に提供することは、製造業者が正しいテストクーポンを作成することを確実にするのに大いに役立ちます。

分離型または統合型PCBテストクーポン？

テストクーポンの目標は、ボードの意図されたスタックアップを正確に捉え、正確なインターコネクトインピーダンステストを容易にすることです。これを行う方法はいくつかあります。制御インピーダンス用のテストクーポンでは、製造業者がパネルの端に少しスペースを残して、制御インピーダンステストのためのテスト構造を配置することがあります。テストクーポンは、ベンダーライブラリから選択されたり、業界標準（例えば、IPC 2221B Appendix AのDクーポン）、またはいくつかのソフトウェアを使用して生成されたりすることもあります（例えば、IPC 2221B Gerber Coupon Generator）。

時には、テストクーポンが実際のPCBに統合され、同じパネル上で別のセクションとして作成されるのではなく、実際のPCBに統合されることがあります。この場合、テストクーポンは、生成されたものやベンダー提供のテストクーポンから期待される典型的な外観を持たないかもしれません。Kella Knackは、最近の記事で、製造業者であれば別のテストクーポンに、設計者であればプロトタイプボードに直接含めるべき一般的なテスト構造について説明しています。

テスト構造を直接ボード上に配置することは、スペースの無駄のように思えるかもしれませんが、プロトタイピング中はもちろん、大規模生産中でも、インサーキットテストに大いに役立ちます。もし、一般的でないインターコネクトの幾何学構造を設計している場合、大量生産前にインピーダンスを評価する必要があります。インターコネクト設計を含む単一のボードを設計し、社内でテストすることは損ではありません。テストボードに前もって費用がかかりますが、生産前に必要な測定値を得られれば、後でボードを再設計する必要がなくなるかもしれません。

インピーダンスを超えて

相互接続インピーダンス、PDN容量、導体損失、伝搬遅延は、適切なテスト構造を用いればすべて測定できます。カスタム設計されたテストクーポンに配置された他のテスト構造は、基板ラミネートの誘電率を決定するのに役立ちます。マイクロ波/ミリ波領域に達すると、挿入損失や空洞放射などがテストされるべきで、制御インピーダンス線上のアナログ信号が重大な劣化を経験しないようにする必要があります。

テストクーポンは、熱衝撃試験、リフローシミュレーション、ガラス転移温度測定、導体DC抵抗測定、または想像できる他のテストを通じても実施できます。テストクーポンはまた、製造プロセスと品質を資格付ける機会を製造業者に与え、新しいボードが信頼性基準を満たしていることを保証します。パネルからの結果は、仕様値の5％以内に収まるべきです。

高周波での革新

非常に高い周波数で作業を始め、層の移行を行う必要がある場合、特殊な材料を使用する場合、またはHDIボードを扱う場合、高周波は解決が困難な他の信号整合性の問題を引き起こす可能性があります。数十GHzで動作するボードでは、高速デジタルシステムの標準テストクーポンでテストされるすべての点が重要であり、高周波テストクーポンで検査されるべきです。信号整合性を確保し、放射EMIを低減するために収集すべき他の重要な測定値もあります。

以前のいくつかの記事でSI/EMIの問題について異なる高周波アナログシステムで触れた後、mmWaveボードで使用されるビアの種類について、特にメッキスルーホールビアがこれらの周波数で使用されるべきかについていくつかの質問を受けました。Jon Coonrodはこの点と、インターコネクト全体での誘電率の一貫性を決定する上でのいくつかの重要な点について議論しています。これらの周波数で使用するためにこれらのビアを適切にサイジングし、バックドリリングすることは、不適切にサイズされたビアが長いスタブを持つと過剰な反射を生じ、挿入損失として約6 dB以上に達する可能性があるため、重要です。

賢い計画を立てることで、重要なマイクロ波/ミリ波回路を表面層に収め、層間の移行を避けることができます。層間の移行を使用する必要がある場合や、独特のインターコネクト構造（例えば、基板統合型導波路）をテストする必要がある場合は、インピーダンス、挿入損失、および全体的な損失についてテストクーポンで検討するべきです。具体的には、層間の移行は時間領域反射率（TDR）測定で検査できます。伝送線路セクションとビア構造の間の高いインピーダンス不一致は、反射率信号の低下として現れ、これによりこれらの構造を生産ランで使用するための適格性を判断できます。

PCBテストクーポンを設計する必要がある場合や、製造用PCBにテスト構造を含める場合、Altium Designer®のレイアウトおよび分析ツールを使用すると、テストクーポンや完成したボードに必要なテスト構造を想像できる限り作成することができます。重要な性能要件を満たすためのインターコネクトとスタックアップを設計できるだけでなく、新しいボードを製造に備えるために必要な設計機能をすべて使用できます。

今すぐ無料トライアルのAltium Designerをダウンロードして、業界最高のレイアウト、シミュレーション、および生産計画ツールについてさらに詳しく学びましょう。今日、Altiumの専門家に相談して、さらに詳しく知ることができます。