Mobile menu
設計コスト
ホーム 設計コスト

設計コスト

通常、設計者は電子機器を設計する際に時間とお金を節約したいと考えていますが、コンポーネントあたりの数円の節約は、総生産コストに大きな違いをもたらす可能性があります。サプライチェーンからリアルタイムの価格設定を統合し、可能な限り最も効率的なコストでプリント基板を設計するためのヒントやコツについて、リソースライブラリをご覧ください。

Design to Cost Solutions Altium's PCB Design Solutions BOM Management Solutions

ビデオ

Watch videos for Design to Cost and BOM Optimization to learn more!

View More ビデオ

Customer Success Stories

Discover customers finding success with Altium's Design to Cost and BOM Optimization solutions!

Customer Stories

Articles

Explore more popular content for Design to Cost and BOM Optimization!

View More Articles
製造開始費用：テストと成功のための予算 PCB製造のスタートアップコスト：テストと成功のための予算 1 min Blog ハードウェア製造業スタートアップ企業 / エレクトロニクスプロトタイパー ハードウェア製造業スタートアップ企業 / エレクトロニクスプロトタイパー ハードウェア製造業スタートアップ企業 / エレクトロニクスプロトタイパー 新しいハードウェアデバイスを製造して市場に出す計画がありますか？ スタートアップコストを予算化することで、成功の可能性を最大限に高めましょう。 記事を読む
エンベデッド ボードアレイを使用して、PCB基板を迅速、かつ費用対効果の高い方法で製造する エンベデッド ボードアレイを使用して、PCB基板を迅速、かつ費用対効果の高い方法で製造する 1 min Whitepapers 最高の品質を持つ製品を可能な限り効率的に、効果的に製造するというのは、すべての設計者が関心を持っていることです。基板を 製造するための最も費用対効果が高い方法は、基板のパネライズ（面付け）の方法で、長年にわたって標準の方法として使用されて きました。このホワイトペーパーでは、Altium Designer®のエンベデッド ボードアレイ機能を使用して、パネライズのプロセスを迅速 に行うための手引きを紹介します。 はじめに パネルレールを使用すると、コンポーネントと基板の端との間にクリアランスが確保できるため、製造上の利点があります。パネルは これらの端を使用してコンベヤー ラインに沿って移動され、これによって基板の両面にコンポーネントを配置できます。複数の基板 を1つのパネルに集約することでも、コストを削減できます。パネライズの例を図1に示します。 全ての基板のケースには、最小PCBサイズが指定されています。多くの小さな基板を出荷時に処理、および保護するには、パネルを 使用して製造する方が安全です。BGAやQFNなど、リードを使用しない部品についてはX線検査が必要で、追加コストが必要になりま す。この追加コストは部品の数よりも基板の数に大きく影響されますが、パネライズによってこのコストを削減可能です。 パネライズの概要 適切なパネルを作成するのは、時間が必要で面倒な作業です。基板に変更を加える必要があるときはパネルを作り直す必要があり、 この作業は苦痛です。Altium Designerは、この問題を解決するためエンベデッド ボードアレイ機能を新たに搭載しました。Altium Designerでのパネライズは、ガーバー作成プロセスではありません。エンベデッド 記事を読む
1:51 新しい Components パネル 1 min Videos 記事を読む
多層PCB設計の『パーフェクト・ワールド』を見つける 多層PCB設計の『パーフェクト・ワールド』を見つける 1 min Thought Leadership 私はずっとクリント・イーストウッドの大ファンです。20世紀の都会にいた私としては、 ダーティーハリーが銃を少々使いすぎだという印象がありましたが、名無しの男のほうは手に負えない無骨さが時代にぴったりとマッチしていました。言うまでもなく、私は彼がごろつきを打倒したり、やくざ者よりも先に銃を抜いたり、女性を射止めたりするのをいつだって応援していましたが、最も興味をそそられたのは、彼が何でもあっという間に決断を下すことでした。もちろん、結果はそのときどきで違います。 良いときもあれば悪いときもあります。それどころか、かなり悲惨なときもあります。 PCBの設計でも、多層PCBを選択するかどうかによって結果が変わります。多層PCBを無用に使用する設計者は大勢いますが、それによって設計が複雑になったり、製造コストが上がったり、現場での修正や修復が実質的に不可能になったりします。 名無しの男が登場する大半の映画の筋書は、善人に対する悪人のむごい仕打ちや卑劣な行為から始まり、ヒーローが悪を正してエンディングを迎えます。この筋書きに沿って、PCBの設計と開発を失敗させ得る要因と、多層PCBを使用するかどうかの決断に組み入れるべき要素について見ていきましょう。 多層PCBのハートブレイク・リッジ／勝利の戦場 PCB設計の観点から見ると、多層PCBはつい使いたくなってしまうものです。結局ところ、「小さければ小さいほうがよい」という考え方は現在の電子設計全体に広がっているようです。ただし、小さいことが設計の主な検討事項でない限り、その罠を避けるべき大きな理由があります。その例をご紹介しましょう。 設計の複雑性: 多層PCBを設計する際は、すべてのスルーホールやビアを正しく整列させることが不可欠です。ここにミスがあると電流に影響が及び、取り付けに関する問題が発生することがあります。また、奇数のレイヤーや厚さの異なる内層を使用すると、基板の湾曲やねじれが生じることがあります。この場合は基板が取り付け不可能になったり、テスト用に格下げされたりします。 これはまずい事態です。さまざまな種類の信号が多層PCBで配線される通信アプリケーションでは、一致しないインピーダンスやクロストークが原因で性能の問題が発生する場合があります。 これもまずい事態です。 製造コストの増加: 多層PCBの製造には、他の基板よりもはるかに高額なコストがかかります。必要になる材料も時間も増えるうえ、技術者は高度な技能を持っていなければなりません。レイヤー数を2つから4つに増やしただけで、製造コストが100%増加することもあります。 これはまずい事態です。 ベンチの修復が困難または不可能: 製造プロセスでも見られるように、小さなエラーは発生するものです。レイヤー数が奇数であったり、レイヤーのサイズが異なっていたりする基板の場合は、これが特にあてはまります。通常、シングルレイヤー（またはダブルレイヤー）のPCBでは、こうしたエラーを容易に修復して基板を使用できる可能性があります。ところが、内層に問題がある場合は修復が実質的に不可能で、基板は使い物になりません。 これはまずい事態です。 見落とされてしまうことがあるもう1つの問題は、レイヤーの増加による熱の上昇です。これは、製品を現場でしばらく稼働させないと表面化しません。製品が機能停止にいたるほど問題が深刻な場合は、Recall（リコール）、Redesign（再設計）、Remanufacture（再製造）の「3R」になってしまいます。 これは悲惨な事態です。 おわかりのように正しい選択をしない限り、多層PCBは重大な問題を引き起こす原因になります。ただし、長所もあります。選択と設計のプロセスについて慎重に検討すれば、クリント・イーストウッドのようにさっそうと夕陽の中へ去って行けるでしょう。 記事を読む