Articles and Resources by Kella Knack.

PCBのFR-4材料はすべて同じではありません 1 min Blog PCB設計者

PCB設計者 WARNING: THIS FIELD VALUE CONTAINS INDIVISIBLE ELEMENT WHICH IS BIGGER THAN COULD BE SENT TO THE OPENAI TRANSLATION! MAX CHUNK

PDS超低消費電力実装のための設計 1 min Blog 低消費電力の実装において、製品は非常にまれに高電流オプションを持つことが特徴付けられ、小さいサイズで、電力管理に最適化され、バッテリーの持続時間が可能な限り長くなければならないという必要性があります。これらの基準に該当する製品には、スマートフォン、スマートウォッチ、遠隔監視デバイス、医療デバイスなどがありますが、これに限定されません。 PDS設計と電力管理に関しては、超低消費電力として特徴付けられるすべての製品に固有のいくつかの主要な要因があります：非常に小さいジオメトリで効率的なPDSを設計すること、電力消費を管理し、バッテリー寿命を節約すること。遠隔監視デバイスなどの製品実装では、リークによる電力ドレインの潜在的な原因としてキャパシタを排除するために適切なキャパシタを選択することも重要な要因です。この記事はこれらのダイナミクスに焦点を当てています。まだ読んでいない場合は、このブログはPDS設計の進化、それに関連する課題、電力が流れる場所、インダクタンスと抵抗が性能劣化に与える影響に焦点を当てており、電力供給システムを探求する良い出発点です。こんなに小さい製品にこんなに多くの機能スマートテクノロジーは、小型フォームファクタで実装され、私たちの日常生活において非常に普及しているため、それがなかった時代を想像することが難しくなっています。そして、これらのデバイス内に含まれる技術の進化と洗練度は、私たちが依存しているさまざまな製品機能を実装し、操作することがどれほど大変かという点において、私たちが軽視するほどに飛躍的に向上しました。例えば、携帯電話を縦から横に回転させたときに画面が整列したままでいる技術は、かつて私たちがスーパーコンピュータと呼んでいたものです。そして、スマートフォンには多くの機能があります。いくつかのラジオ、1つ以上のカメラ、画面、内部のプロセッサ、そして電力を消費するメモリがあり、さまざまな電力ゾーンを管理することは課題となります。デバイスにある各電力レールにはPDSがあり、スマートフォンに15-20のPDSがあることは珍しくありません。したがって、PCBデザイナーの主な仕事は、各電力レールのためにボード上に十分な領域を持つ方法と、始めるときにそれほど多くない平面を分割する十分な方法を見つけることになります。たとえば、iPhone 10（iPhone X）には、非常に薄いPCBが2枚あります。一方は8層で、もう一方は10層です。両方のボードには両面にコンポーネントがあり、これら2枚のボードは電話の内部で互いに重なっています。複雑なICには、パッケージがまったくなく、すべてがバンプダイです。（バンプダイは、フリップチップや制御崩壊チップ接続（C4）としても知られています。これは、はんだバンプを使用してICを外部回路に接続する方法であり、非常に小さなエリアでICをボードに接続することを可能にします）。そして、これらの狭い幾何学的形状のために、PDSを管理する方法として平面キャパシタンスを持つ余地がありません。すべてのキャパシタンスはICに直接組み込まれています。実際には、これらの製品を開発するために必要な設計の専門知識は非常に特殊化されており、従来のPCB設計とは大きく異なります。電力管理では、超低消費電力製品に必要なパラメーターの2つ—非常に小さなスペースに多くの機能を持たせることと、1つのデバイスに複数のPDSを持つこと—が考慮されました。電力管理の観点から見ると、携帯電話は特定の機能がアクティブでない時にはオフになるように設計されています。そして、PDSの操作を正確に行うことが重要です。設計者としては、電話内の主要な電力消費者をすべて管理し、適切なタイミングでオンとオフを切り替える方法を見つけ出さなければなりません。ほとんどのスマートフォンでは、最も電力を消費するのは無線です。動画、写真、大量のデータなどをアップロードするとき、無線は連続してオンになり、電力消費が高くなります。中から低電力使用範囲では、テキストメッセージの送信やよりシンプルなデータファイルのアップロードがあります。電力使用の極端に低い端には、モバイルデバイスと携帯電話の基地局との間で行われる「ピンギング」があり、これはあなたの位置を連続的に監視します。本質的に、携帯電話が何らかのレベルで電力を消費していない唯一の時は、完全に電源が切れている時です。バッテリーの保存次に、超低消費電力製品の実装においておそらく最も重要な側面について触れます。それは、バッテリーの持続時間を可能な限り長くすることです。スマートフォンにとってバッテリー寿命は重要な特徴ですが、リモートモニタリングデバイスなどの他の製品にとっては、電力の節約が絶対的な必要性です。このタイプの製品の例としては、大きな送電線にクリップされる電力線モニターがあります。ほとんどの場合、これらのデバイスの性能要件は、バッテリーが少なくとも1年間持続することです。しかし、キャパシタが間遍なタイプである場合、漏れてしまい、バッテリーが望むよりもずっと早く放電されてしまいます。理論的には、キャパシタは完璧な絶縁体であるとされています。しかし、実際にはそうではありません。キャパシタが80アンペアの電源で使用される場合、数マイクロアンペアの漏れは現れず、それほど問題を引き起こしません。しかし、バッテリーが1年の寿命を持たなければならない場合、どんなに小さなキャパシタの漏れも大きな問題になり得ます。通常、超低消費電力デバイスに選択されるキャパシタは、バイパスキャパシタとして使用されてきたものと同じです（しばしばタンタルキャパシタ）。原則として、これらは低漏れではなく、実際にはそれが性能基準ではありません。通常、セラミックコンデンサは漏れ問題を引き起こすことはありませんが、最も安価な選択肢でもないため、リモートモニターのような超低消費電力アプリケーションのデフォルトの選択項目ではありません。選択したコンデンサが「漏れにくい」とされているかどうかを判断する最良の方法は、デバイスのアプリケーションノートを読むことです。漏れにくさが明記されていない場合は、そのように特定されているコンデンサを探すのが最善です。超低消費電力デバイスのPDS要件は、標準的なPCB実装とは大きく異なります。これらのデバイスは、小型フォームファクター、高効率のPDS設計、および潜在的な電力消耗源の排除によって特徴づけられます。

パワープレイ - 電力供給システムの成功設計 1 min Blog 業界全体を通じて、最も問題を引き起こし続ける設計要素は電力供給システム（PDS）です。そして、コンサルティング会社として、過去数年間にわたり私たちが解決に呼び出された問題の大半は、常にPDSの問題に集中していました。以前のブログで述べたガードトレースとその非効率性についての話と同様に、EMIの問題を解決するために呼び出されるたびに、私たちは常にPDSの修正に取り組んできました。この記事では、PDS設計の課題がどのようにして生じ、それらを軽減するために使用された方法について議論します。この記事の第2部では、超低電力実装のためのPDS設計について取り上げます。少しの歴史と多くの問題まず、基本から：すべてのPDSには、電力が流れる場所と直列にインダクタンス（Lpとして表される）と抵抗（Rpとして表される）があります。低電流では、抵抗は問題になりません。低周波数では、インダクタンスも問題になりません。周波数を上げ始めると、インダクタンスは劣化の主要な原因となります。では、インダクタンスや抵抗が問題となり始めた時期を少し振り返ってみましょう。最も重要なのは、PDS設計の「ブラックマジック」がいつ登場したかを見ることです。両面ボードの使用を開始したとき、その上の信号の立ち上がり時間は時に数十ナノ秒にも及びました。周波数成分は非常に低く、結果としてボード上のトレースは問題を引き起こしませんでした。全ての電力はトレースではなく平面で配線されていました。各ICのルートパスに、+5とグラウンドの間にキャパシタを配置するだけで十分でした。その後、ECL（エミッタ結合ロジック）が登場しました。 ECL技術は、ボード上に平面がなければ決して機能しませんでした。なぜなら、立ち上がり時間がナノ秒未満だったからです。これが、電力分配にトレースを使用することが許容されなくなった時期です。立ち上がり時間が速いため、トレースで電力を接続することはできませんでした。インダクタンスが大きすぎました。そのため、ECL技術の最初から常に電力平面ペアが存在しました。ECL技術を設計に使用するエンジニアはこれを理解し、電力平面を使用しました。さて、TTL（トランジスタ・トランジスタ・ロジック）に移りましょう。基本的なTTLでは、トレースで電力を配線できました。その後、ASTTL（Advanced Schottky TTL）の時代が到来しました。これはECLと同じ速さでしたが、それを使用して製品を設計していたエンジニアは、遅いTTLを使用していたときと同じ方法を試み、回路が安定しませんでした。その結果、恐ろしいEMI（電磁干渉）が発生しました。人々は.1および.01マイクロファラドのキャパシタを使用してみましたが、うまくいきませんでした。そして、それがすべての「ブラックマジック」ルールが登場し始めたときです。公共の領域にEMIエンジニアはほとんどおらず、TTLを使用していたエンジニアが伝送線、電力供給、高速信号の配線などを理解していなかったため、本当に困難な状況に陥りました。製品がEMIテストレンジで失敗すると、設計エンジニアはテストを行っている人に何をすべきか尋ね、テストエンジニア（PDS設計を理解していない）は、問題を改善するために他の誰かが行ったことを引用し、それがリストに記載されて回されました。これらのリストが「ブラックマジック」ルールの起源でした。 PDS設計およびそれ以降におけるキャパシタの役割「ブラックマジック」のルールの結果の一つは、PDSを設計する際に、人々がPDSの問題を修正しようとして基板に多くのキャパシタを配置する傾向があったことですが、それらのキャパシタがどのように機能するか、または機能しないかを本当に理解していませんでした。ここからデカップリングキャパシタの概念が生まれました。実際には、これらのキャパシタは何もデカップリングしません。代わりに、スイッチングイベントをサポートするための局所的な電荷源を提供します。「クーロンバケット」として言及される方が適切です。なぜなら、スイッチングイベントをサポートするために使用されるクーロンの電荷を蓄えるからです。（クーロンは、国際単位系の電荷の単位です。1アンペアの一定の電流が1秒間に運ぶ電荷です）。使用されるキャパシタが適切なサイズでない場合や、関与する周波数で機能しない場合、結果としてVddにリップルが発生します。（Vddは、MOSまたはCMOSトランジスタまたはICのドレイン端に接続される電源の端子で、通常は電源の最も正のレールです）。このトピックに関する徹底的な取り扱いは、Lee RitcheyのAltium Resourceの記事「Win at Power Delivery System

筆者について

Kella Knack

最新の記事