Articles and Resources by Kella Knack.

ミルエアロ市場向けの設計—衛星 1 min Blog 海軍向けに開発された製品と同様に、衛星は製品開発サイクル中に対処しなければならない特定の環境条件の対象となります。放射線耐性ICからヒートパイプ、信頼性への極端な重視に至るまで、衛星で使用されるPCBは、非常に特殊な運用問題に直面しています。この記事では、衛星で使用されるPCBを設計する際に関連する課題と、その設計環境のユニークさについて説明します。数は少ないが、非常に高価海軍向けのアプリケーションと同様に、衛星用に開発されたPCBは、非常に高価で量が少ないという特徴があります。さらに、これらの製品を構築できる製造業者と組み立て業者は、高度に専門化されており限られています。注：私が軍事・宇宙衛星について話しているとき、それらは監視用のものや巨大な通信ネットワークをサポートするためのものです。例えば、GPSはもともと軍事用に作られたもので、今日でもそれを維持しています。衛星PCBの高コストは、それらに組み込まれた技術および前述の低ボリュームのために当然のことです。さらに、これらのPCBはプロジェクト固有の傾向があるため、一つの衛星/プログラム用に構築されたPCBが別のものに容易に転用されることはありません。以前に述べたように、ミルエアロプログラムでは、PCB製造に関連する文書の量は、基板自体のコストの2倍になることがあります。さらに、基板製造業者と組み立て業者は、ミルエアロプロジェクトのために認証されなければならず、それは時間、労力、コストがかかる提案です。空を見上げてみよう：それは鳥か、飛行機か、いや、衛星だ衛星の信号整合性の問題については、同じレベルの技術（ICコンポーネント）が特定の実装で使用されているため、他のすべてのアプリケーション環境と同じです。さらに、衛星には、他の製品実装で使用されるのと同じパフォーマンスプロセッサ、マイクロ波製品、RFラジオが含まれています。衛星PCBの開発において遭遇する環境固有の課題には以下が含まれます： PCBは、打ち上げ時の衝撃に耐えることができなければなりません。 ICは放射線耐性が必要です。最終製品は最小限の重量でなければなりません。厳しい電力消費の制限があります。冷却要件が高まっています。信頼性は非常に重要な懸念事項です。これらの課題について順番に対処します。打ち上げ時の衝撃打ち上げ時の衝撃基準は、発射台からミサイルを持ち上げるために必要な数メガトンの推力を考慮に入れると、ほぼ既定のものと言えます。海軍での高度に腐食性の環境での運用に耐えられるように、衛星では、PCBパッケージが過設計で、過剰に構築されているように見えることがあります。その理由はかなり明確です。打ち上げプロセス中にPCBがいかなる損傷を受けた場合、宇宙に到達してからは修理する方法がありません。

高速PCB設計：一体どれほど速いのか？ 1 min Blog 電気技術者

電気技術者以前のブログで何度か指摘されているように、現在、「高速PCB」は私たちの業界でほぼ至る所に存在しています。そして、引用されているように、エンド製品や実装に関係なく、IC技術が組み込まれているという事実により、すべてのPCBは高速であると常に言われています。数年前、重要なのはコンポーネントのエッジレート、より具体的には、コンポーネントのエッジとボード間の相互接続であると言い始めました。実際、それが私たちのビジネス名であるSpeeding Edgeに至った経緯です。これは、「bleeding edge」と「高速エッジレート」という用語の混成語であり、PCB上のコンポーネント相互接続によって示されます。「高速」という用語の進化とそれが年々どのように変化してきたかを再考する価値があります。この記事では、高速PCBの歴史、PCBデバイスを高速と言うときに何を本当に意味するのか、そして高速PCB設計プロセスに不適切に適用されるいくつかの経験則について議論します。高速設計原則に関する情報の貴重なリソースも議論されます。高速PCBの誕生と進化高速PCBは実はかなり昔から存在しており、IBMやCrayといった企業が設計・製造したメインフレームコンピュータに遡ります。しかし、それはPCB業界の他の部分と比べるとかなり孤立したニッチでした。世界の残りの部分にとって、高速が問題となったのは80年代初頭にTTLが十分に速くなり、パスが長くなった時です。そして、それが信号整合性に関して高速を定義する方法です。信号パスが立ち上がり時間に対して相対的に長い場合、PCBは高速であるとされ、信号が開放端で反射して問題を引き起こす可能性がある場合、パスは長くなります。正確な数学の観点から言えば、立ち上がり時間がナノ秒である場合、3インチ（約7.5 cm）以上のすべてのパスが反射のために失敗する可能性があります。注：3インチ=7.5 cm、6インチ=15 cmです。立ち上がり時間を長さに変換するには、パスの速度を見つけ出します。PCBでは、これは大体ナノ秒あたり6インチに相当します。これが出発点です。そして、それがどれだけ頻繁に発生するか、またはクロックレートが何であるかは、判断に影響しません。スピーディングエッジの社長兼創設者であるリー・リッチーは、「電源を入れたときにリセットラインで設計が失敗することを見たことがあります。これは電源を入れたときに起こります。人々はそれが頻繁に起こらなかったので、これを非重要と判断するかもしれません。世界はクロック周波数に基づいて速く判断する習慣があり、そこで問題にぶつかります。」例として、数年前に失敗したパルスオキシメーターのトラブルシューティングを行いました。その製品を設計した会社は、1MHzのクロックを持っていたため製品が「遅い」と判断しました。しかし、設計のメモリ部分が350ピコ秒の立ち上がり時間を持っていたため、動作しませんでした。では、現在はどうでしょうか？最後に見たMicron Technologyのメモリコンポーネントのデータによると、遅いエッジは100ピコ秒、標準エッジは50ピコ秒でした。速いエッジは指定されていませんでした。ナノ秒から始めると、遅いエッジはそれの1/10であり、これは遅いエッジの場合、3/10インチの長さのパスが反射による失敗を示すことができることを意味します。このシナリオでは、クロック周波数に関係なく、速くない製品はありません。製品設計者は今日でも、最終製品の実装が「高速」ではないからといって、デフォルトで製品が高速でないと仮定すると問題に直面します。そして、人々が間違いを犯しがちな5つの領域があります。これらには次のようなものが含まれます：信号整合性のルールに従わない。これには、インピーダンスを制御しない、適切な終端を使用しない、アプリケーションノートを設計ガイドとして利用することが含まれます。設計が失敗した言い訳の多くは、「アプリケーションノートに従ったが、製品が動作しない」と始まります。（多くのアプリケーションノートには有効な信号整合性のアドバイスが含まれていません。）技術的なルールを理解していない人々から来る多くの技術製品のアイデア。過去30年間で、信号整合性の訓練を受けていないコンピュータサイエンスのエンジニアから始まる多くの製品アイデアがありました。経験則を一握り掴んで、物事の実際の動作を理解せずに設計プロセスに適用する。そして、以前のいくつかの記事で指摘されたように、高速設計において、今日最大かつ最も重要な課題は、適切に機能するPDSを設計することです。悪いルール

PDS超低消費電力実装のための設計 1 min Blog 低消費電力の実装において、製品は非常にまれに高電流オプションを持つことが特徴付けられ、小さいサイズで、電力管理に最適化され、バッテリーの持続時間が可能な限り長くなければならないという必要性があります。これらの基準に該当する製品には、スマートフォン、スマートウォッチ、遠隔監視デバイス、医療デバイスなどがありますが、これに限定されません。 PDS設計と電力管理に関しては、超低消費電力として特徴付けられるすべての製品に固有のいくつかの主要な要因があります：非常に小さいジオメトリで効率的なPDSを設計すること、電力消費を管理し、バッテリー寿命を節約すること。遠隔監視デバイスなどの製品実装では、リークによる電力ドレインの潜在的な原因としてキャパシタを排除するために適切なキャパシタを選択することも重要な要因です。この記事はこれらのダイナミクスに焦点を当てています。まだ読んでいない場合は、このブログはPDS設計の進化、それに関連する課題、電力が流れる場所、インダクタンスと抵抗が性能劣化に与える影響に焦点を当てており、電力供給システムを探求する良い出発点です。こんなに小さい製品にこんなに多くの機能スマートテクノロジーは、小型フォームファクタで実装され、私たちの日常生活において非常に普及しているため、それがなかった時代を想像することが難しくなっています。そして、これらのデバイス内に含まれる技術の進化と洗練度は、私たちが依存しているさまざまな製品機能を実装し、操作することがどれほど大変かという点において、私たちが軽視するほどに飛躍的に向上しました。例えば、携帯電話を縦から横に回転させたときに画面が整列したままでいる技術は、かつて私たちがスーパーコンピュータと呼んでいたものです。そして、スマートフォンには多くの機能があります。いくつかのラジオ、1つ以上のカメラ、画面、内部のプロセッサ、そして電力を消費するメモリがあり、さまざまな電力ゾーンを管理することは課題となります。デバイスにある各電力レールにはPDSがあり、スマートフォンに15-20のPDSがあることは珍しくありません。したがって、PCBデザイナーの主な仕事は、各電力レールのためにボード上に十分な領域を持つ方法と、始めるときにそれほど多くない平面を分割する十分な方法を見つけることになります。たとえば、iPhone 10（iPhone X）には、非常に薄いPCBが2枚あります。一方は8層で、もう一方は10層です。両方のボードには両面にコンポーネントがあり、これら2枚のボードは電話の内部で互いに重なっています。複雑なICには、パッケージがまったくなく、すべてがバンプダイです。（バンプダイは、フリップチップや制御崩壊チップ接続（C4）としても知られています。これは、はんだバンプを使用してICを外部回路に接続する方法であり、非常に小さなエリアでICをボードに接続することを可能にします）。そして、これらの狭い幾何学的形状のために、PDSを管理する方法として平面キャパシタンスを持つ余地がありません。すべてのキャパシタンスはICに直接組み込まれています。実際には、これらの製品を開発するために必要な設計の専門知識は非常に特殊化されており、従来のPCB設計とは大きく異なります。電力管理では、超低消費電力製品に必要なパラメーターの2つ—非常に小さなスペースに多くの機能を持たせることと、1つのデバイスに複数のPDSを持つこと—が考慮されました。電力管理の観点から見ると、携帯電話は特定の機能がアクティブでない時にはオフになるように設計されています。そして、PDSの操作を正確に行うことが重要です。設計者としては、電話内の主要な電力消費者をすべて管理し、適切なタイミングでオンとオフを切り替える方法を見つけ出さなければなりません。ほとんどのスマートフォンでは、最も電力を消費するのは無線です。動画、写真、大量のデータなどをアップロードするとき、無線は連続してオンになり、電力消費が高くなります。中から低電力使用範囲では、テキストメッセージの送信やよりシンプルなデータファイルのアップロードがあります。電力使用の極端に低い端には、モバイルデバイスと携帯電話の基地局との間で行われる「ピンギング」があり、これはあなたの位置を連続的に監視します。本質的に、携帯電話が何らかのレベルで電力を消費していない唯一の時は、完全に電源が切れている時です。バッテリーの保存次に、超低消費電力製品の実装においておそらく最も重要な側面について触れます。それは、バッテリーの持続時間を可能な限り長くすることです。スマートフォンにとってバッテリー寿命は重要な特徴ですが、リモートモニタリングデバイスなどの他の製品にとっては、電力の節約が絶対的な必要性です。このタイプの製品の例としては、大きな送電線にクリップされる電力線モニターがあります。ほとんどの場合、これらのデバイスの性能要件は、バッテリーが少なくとも1年間持続することです。しかし、キャパシタが間遍なタイプである場合、漏れてしまい、バッテリーが望むよりもずっと早く放電されてしまいます。理論的には、キャパシタは完璧な絶縁体であるとされています。しかし、実際にはそうではありません。キャパシタが80アンペアの電源で使用される場合、数マイクロアンペアの漏れは現れず、それほど問題を引き起こしません。しかし、バッテリーが1年の寿命を持たなければならない場合、どんなに小さなキャパシタの漏れも大きな問題になり得ます。通常、超低消費電力デバイスに選択されるキャパシタは、バイパスキャパシタとして使用されてきたものと同じです（しばしばタンタルキャパシタ）。原則として、これらは低漏れではなく、実際にはそれが性能基準ではありません。通常、セラミックコンデンサは漏れ問題を引き起こすことはありませんが、最も安価な選択肢でもないため、リモートモニターのような超低消費電力アプリケーションのデフォルトの選択項目ではありません。選択したコンデンサが「漏れにくい」とされているかどうかを判断する最良の方法は、デバイスのアプリケーションノートを読むことです。漏れにくさが明記されていない場合は、そのように特定されているコンデンサを探すのが最善です。超低消費電力デバイスのPDS要件は、標準的なPCB実装とは大きく異なります。これらのデバイスは、小型フォームファクター、高効率のPDS設計、および潜在的な電力消耗源の排除によって特徴づけられます。

筆者について

Kella Knack

最新の記事