Mobile menu
PCB設計
Easy, Powerful, Modern

The world’s most trusted PCB design system.

Learn More

On-Demand Webinars

Missed our live stream webinar? Watch all of Altium's on-demand webinars here.

View More ウェビナー

Articles

View More Articles
PCB設計におけるEMI制御の習得：より良いEMIのためのクロストーク防止 シリーズの第6回目へようこそ、 PCBデザインにおけるEMI制御の習得です。この記事では、クロストークが信号の整合性とEMIにどのように影響を与えるかを探り、デザインでこれにどう対処するかについて議論します。 図1 - Altium Designer®でのPCBデザインの例 クロストークは、現代のプリント基板（PCB）デザインで最も頻繁に遭遇する問題の一つです。PCBの密度が増し続けるにつれて、この現象はさらに一般的になっています。より多くの高速インターフェースを、より小さなボードのエリアに統合するという傾向は、この課題を悪化させます。コンパクトなレイアウトはトレース間の近接を引き起こし、クロストークの可能性を大幅に高めます。 本質的に、信号のクロストークは、あるネット（またはトレース）から別のネットへの電気信号の意図しない転送を指します。これは、あるトレースを伝わる信号が生成する電磁場が隣接するトレースと相互作用するときに発生します。この文脈では、元の信号を運ぶトレースは一般に 「アグレッサー」と呼ばれ、望ましくない信号を受け取るトレースは 「ビクティム」として知られています。 図2 - クロストークが回路でどのように現れるかの例 電磁干渉（EMI）の分野では、クロストークは非常に重要です。これは、システム内の干渉の原因となるだけでなく、他のデバイスを乱す電磁放射の源にもなり得るからです。クロストークに関して重要なのは、信号電流が伝播する信号トレース間だけでなく、リターン電流がその源へ戻るリターン参照導体でも発生するということです。ここでは、 「グラウンドバウンス」といった現象が発生しますが、これもリターン参照導体で起こるクロストークの一例です。 クロストークとその影響を理解する クロストークの現象は主に2つの理由で発生します：導体間の静電容量結合と誘導結合です。2つ以上のトレースが非常に近くに配置され、信号の電圧と電流が時間とともに変化すると、信号トレースの端（アグレッサーと呼ばれる）のフリンジフィールド（電場と磁場）が近くのトレース（被害者）に結合し、これら近くのトレースに望ましくないノイズを引き起こします。 PCB設計者の仕事は、EMIを効果的に減少させるために、これらのフリンジフィールドが他の導体に与える影響を最小限に抑えることで、ノイズが一つのトレースから別のトレースへ伝播しないようにすることです。 図3 -
最終フロンティアのための配線：宇宙グレードのハーネス設計ガイド 宇宙ミッションでは、宇宙の敵対的な環境と、宇宙船が打ち上げられた後の修理が不可能であるため、最高レベルの信頼性が求められます。配線ハーネスは、さまざまなシステムを相互接続する重要なコンポーネントであり、その設計と製造は、ミッションの寿命全体を通じて無故障の性能を保証する必要があります。これを達成するために、欧州宇宙標準化協力機構（ECSS）とNASAは、配線ハーネスの設計、組み立て、品質管理を指導する厳格な基準を設定しています。この分野で重要な基準の2つは、ECSS-Q-ST-70-61CとNASA-STD-8739.4Aです。これらの基準は、宇宙アプリケーション用の高信頼性ハーネスを確保するための詳細なガイドラインを提供します。 この記事では、これらの基準で概説されている主要な原則と要件の概要を提供し、宇宙アプリケーションで使用されるハーネスの設計、材料選択、品質保証に焦点を当てます。例として、同軸ケーブルを使用した基本的なハーネス設計が使用されます。 高信頼性ハーネス設計の主要な側面 この例での主な目的は、2つの異なるPCBからの2つの信号をM1.5の端子に接続することです。この目的のために、はんだ付け用のラグが付いた2本の同軸ケーブルが使用されます。両方のケーブルのシールドは、もう1つの追加のラグで接続されます。 右側は図2が示すようにPCBに直接はんだ付けされます： 材料選択 両基準とも、放射線、極端な温度、真空、振動などの機械的ストレスなど、宇宙の厳しい条件に耐えることができる材料の使用の重要性を強調しています。導体、絶縁体、遮蔽材、コネクタの選択は、時間の経過による劣化を防ぐために厳格な基準を満たさなければなりません： 導体材料： 最も一般的に使用される材料には、優れた導電性と耐食性を提供する銀メッキまたはニッケルメッキの銅や真鍮が含まれます。 絶縁： 絶縁は、高電圧負荷を処理し、故障に耐える能力に基づいて選択されなければなりません。一般的な材料には、耐熱性、機械的強度、および真空環境での最小限のガス放出のために、ポリイミドおよびPTFE（テフロン）が含まれます。異なる材料の絶縁の長所と短所については、 https://nepp.nasa.gov/npsl/wire/insulation_guide.htm で確認してください。遮蔽： 電磁干渉（EMI）を最小限に抑えるためには、効果的な遮蔽が重要です。これには、しばしば編組銅またはアルミニウムシールドの使用が含まれます。 ECSS-Q-ST-70-61CおよびNASA-STD-8739.4Aは、運用環境での性能を保証するために、宇宙特有のテストを受けた資格のある材料の使用を強調しています。 この要件を念頭に置いて、PTFE絶縁体を備えたHabia RG-178BU同軸ケーブルと、ETFE絶縁材料を備えたAXON ZLA 2419単線（接地）が使用されます。 ハーネス設計とレイアウト
PCB設計におけるEMI制御の習得：PDNのためのデカップリング戦略 PCB設計におけるEMI制御をマスターするシリーズの第5回目へようこそ。この記事では、電力分配戦略についてさらに深く掘り下げ、PCBプロジェクトにおける電磁干渉（EMI）性能を向上させるための最適化方法について議論します。 図1 - Altium Designer®でのデカップリング戦略の例 デジタルプリント基板上でEMIを制御し、信号整合性を向上させる上での重要な要素は、効果的なデカップリング戦略を実装することです。これらのアプローチは、基板上の集積回路（IC）にクリーンで安定したエネルギー供給を保証します。 これを達成するために、PCB設計者は、高速スイッチングICのエネルギー需要を満たす強力な電力供給ネットワーク（PDN）を作成する必要があります。これにより、電源から適切な電流量をICが受け取ることを保証します。効率的かつタイムリーにエネルギーを供給するPDNを設計することは挑戦的です。これには、損失を減らし、高性能のためのインピーダンスニーズを満たすことが求められます。 データレートと信号速度が増加し続ける中、低インピーダンスのPDN（Power Delivery Network）を設計することがより重要かつ困難になっています。これは、インピーダンスプロファイルが送信される信号の周波数と密接に関連しているためです。これらの要因をバランスさせることは、PCB設計の性能を維持し、EMI（電磁干渉）の問題を最小限に抑えるために不可欠です。効果的なパワーデリバリーネットワーク（PDN）を設計する際には、デカップリングキャパシタの組み込みや、スタックアップ内でのパワープレーンや銅ポリゴンの使用など、いくつかの一般的な技術が使用されます。 しかし、広く受け入れられている方法や神話の中には、実際には効果がないだけでなく、ボードの性能に悪影響を及ぼすものもあります。 アンチレゾナンス 一つの人気のある技術は、10nFから1µFまでの異なるサイズの複数のキャパシタを使用することです。大きなキャパシタが集積回路（IC）にエネルギーを供給し、小さなキャパシタが高周波ノイズをフィルタリングするという考え方です。このアプローチは論理的に思えますが、PDNの全体的なインピーダンスを減らそうとするときに実際には逆効果になることがあります。逆効果になる理由は、実際のキャパシタは理想的に振る舞わず、高周波数で顕著になる寄生効果を持っているためです。 コンデンサは、その共振周波数までのみ容量性インピーダンスを示します。この点を超えると、コンデンサのパッケージ内の寄生成分がインピーダンスに影響を与え始め、コンデンサの振る舞いがより誘導性を帯びるようになります。全体の容量を高め、インピーダンスを低くするために異なるサイズのコンデンサを使用する試みは、重大な課題を提示することがあります。これは、各コンデンサが独自のインピーダンスプロファイルを持ち、その特有の特性によって影響を受けるためです。各コンデンサは異なる共振周波数も持っており、これらのインピーダンスプロファイルが互いに重なる状況につながります。このインピーダンスプロファイルの重なりは、特定の周波数でより高いインピーダンスピークを引き起こします。これらのピークは、コンデンサのさまざまな共振周波数間の相互作用によって発生します。 図2 - アンチレゾナンス — 異なるインピーダンスプロファイルを持つ異なるサイズのコンデンサを並列に配置する効果。出典: fresuelectronics.com
高速設計における信号反射の理解 高速設計における信号反射の理解 はじめに 信号反射とインピーダンスマッチングに関する工学は、高速デジタルシステムの設計に関連する基本的なトピックの一つです。高ビットレートのデジタルシステムの場合、ビットの状態「0」と「1」についての情報が矩形波信号の形で送信されるとき、上昇（または下降）エッジの立ち上がり（または下がり）時間は、バイナリ信号の周波数に対して無視できると想定されます。しかし実際には、デジタル信号が無限に速く上昇または下降することはありません。立ち上がり（および下がり）時間は、送信機、受信機のパラメーター、および伝送路の物理的特性を含む信号経路のパラメーターによって決定されます。 高速システムの場合、立ち上がり時間と下がり時間は1ns以下と短くなることがあります。デジタルシステムのバイナリ信号の周波数は数GHzに達することがあり、比較的矩形の形状を維持するためには、上昇および下降エッジはビット期間の一部であるべきです。 電磁波の伝播速度（伝送線路内の電圧と電流の伝播）は、伝送線路の種類や基板の種類など、いくつかの要因に依存します。例えば、FR4基板とマイクロストリップ伝送線路の場合、伝播速度は約160Mm/s（メガメートル毎秒）または525Mft/s（メガフィート毎秒）です。もしエッジの立ち上がり（または立ち下がり）時間が例えば200psであれば、立ち上がり（または立ち下がり）エッジは伝送線路を立ち上がりまたは立ち下がり時間中に32mmまたは1.25インチ移動します。 信号形状を保持するかどうかは、PCBに沿った伝送線が、立ち上がり（または立ち下がり）エッジが移動する距離と比較して長さがある場合に、インピーダンスの連続性を維持し、受信側で適切な終端を行うかどうかに依存します。非常に短い接続やデジタル信号の立ち上がり（立ち下がり）時間が遅い場合、ここで説明されている反射の現象は観察されないかもしれず、スキップされる場合があります。経験則として、信号エッジが移動する距離（つまり、伝播時間と伝播速度の積）が伝送長の10％以上である場合は、出力、入力、および伝送線を適切にマッチングすることが求められます。この手順はインピーダンスマッチングと呼ばれ、PCB上のトレースの設計および抵抗器で構成されるマッチングネットワークを含みます。 インピーダンスマッチングと抵抗マッチング インピーダンスマッチング条件を決定する関係はよく知られています。TXの出力インピーダンスが受信機のインピーダンスの複素共役であり、送信機と受信機を接続する経路の抵抗が送信機と受信機の実部と同じである場合、信号経路はマッチしています。デジタルシステムの実際のケースでは、送信機または受信機経路の複素共役インピーダンスマッチングネットワークを実装することによってマッチングは行われません（これは、任意の虚数インピーダンス成分をキャンセルするために信号線にインダクタとキャパシタを追加する必要があります。また、このタイプのマッチングは通常狭帯域なのでデジタルシステムでは実用的ではありません）。 一般的な実践は、送信および受信ICの抵抗部分のみをマッチさせ、伝送線の特性インピーダンスを純粋に抵抗的にすることです。この場合、必要なマッチングを提供するためには抵抗器のみが必要です。例えば、ドライバー出力に直列抵抗器を配置することは、送信機を伝送線にマッチさせる可能性のある解決策の一つです。受信機では、グラウンドへの並列抵抗器を使用できます（または、差動ペアの場合 - 差動ペアを形成するトレース間に抵抗器）。受信機の終端トポロジに関連するいくつかの例は、Altium Designerで利用可能なSignal Integrityツールから取られた図1に示されています。 図1: Altium Designer シグナルインテグリティツールで利用可能な終端トポロジー デジタルシステムにおける信号反射の例 この章では、50Ωシステムに基づいている反射波形との信号マッチング例について議論します - ラジオ周波数設計に共通のシステムですが、このセクションで提示される関係は、他のインピーダンスプロファイルを使用するデジタルシステムや、差動ペアによって信号が送信される場合にも適用されます