JESD204インターフェースを備えたADC/DACコンポーネント

投稿日十二月 1, 2022
更新日七月 1, 2024

多くのシンプルなシステムには、ADCを介してホストコントローラに組み込まれることがある混合信号機能が含まれています。より正確またはより高速なサンプリングのために、外部ADCがよく使用されます。これには、非常に高速なサンプリングやGSpsの動作レートでの合成が必要なシステムが含まれます。これらの機能を、非常に高速なサンプルレートで動作し、参照オシレーターと同期される複数のデータコンバーター全体で実装する必要がある場合はどうなるでしょうか？

複数のデータコンバーターを備えた高度な混合信号システムでは、単純なソース同期バスや汎用シリアルインターフェースに頼ることはできません。幸いなことに、JEDECはこのタイプの状況専用の特殊インターフェース、JESD204インターフェースを開発しました。このインターフェースは、複数のデータコンバーター間で同期を強制する際にLVDSレーンの使用に関連するルーティングの難しさを軽減することを目的としていますが、サンプルレートを低い値に制限することはありません。

この記事では、高速サンプルレートで動作する複数のADCおよび/またはDACを使用するためのJESD204インターフェースに存在する重要な設計要件を概説します。このタイプのシステムを結びつける鍵は、ベンダーIPからインスタンス化されたインターフェースを持つFPGAであるホストコントローラーです。

JESD204インターフェースについて

ADCおよびDACは、必要に応じて非常に高いサンプリングレートで動作でき、GSpsの範囲に簡単に到達できます（ギガサンプル毎秒）。これは、RF信号を取得する（ADCを使用）またはRF繰り返しレートで波形を生成する（DACを使用）のに適した非常に高いサンプルレートです。システムが単一のデータコンバーターで動作している場合、高速シリアルインターフェースを使用してシステムホストコントローラーにデータを送受信できます。しかし、システムに複数のデータコンバーターが存在する場合、同期がしばしば必要とされ、これはLVDSのようなシリアルインターフェースで強制するのが難しいです。

ここでJESD204インターフェースが登場します。この標準化されたインターフェースは、JEDECによって公開され、データコンバーター間、および各データコンバーターとシステムホスト間のLVDSリンクの使用を置き換えるために開発されました。標準の最新の改訂版（Rev C、またはJESD204C）は、高いサンプルレートで動作する複数のADCおよび/またはDACを同期させるために使用できるシリアルプロトコルを定義しています。同期できる主要な機能には、複数のデータコンバーター間での信号サンプリング、合成、およびタイミングが含まれます。

ADC/DACとのLVDSの実装をJESD204インターフェースと比較する価値があります。これは、ADC/DACがJESD204インターフェースをサポートする場合、I/Oブロックが直接ダイに組み込まれ、システムホストコントローラーはFPGAインターコネクトファブリックにインターフェースをインスタンス化します。システム同期を確保するために、JESD204インターフェースを備えたADC/DACには、JESD204CまたはJESD204Bデバイスからのクロックトリガリングをサポートするための専用のSYNC/SYSREFピンが含まれます。

JESD204の利点

上の表からは明らかではないかもしれませんが、複数のデータコンバーターに対するJESD204インターフェースの主な利点は、そのタイミング方法にあります。JESD204準拠システムのトポロジーは、下のブロック図で概説されているように、すべてのデバイスを参照オシレーターの配布を通じて同期サンプリングすることを含みます。これにより、すべてのデータコンバーターがホストコントローラーと同じクロックに合わせられ、したがってサンプリング/合成はシステムホストと同じクロックにタイムされます。

サンプリング/合成は、個々のデータコンバーターでSYNCピンを使ってトリガーされ、その後、個々のデータコンバーターからデータがストリームしてホストコントローラーに入ります。データストリームには独自の埋め込みクロックがあるため、インターフェースは自動的に2つのデータストリームをデスキューできます。これが、JESD204インターフェースを使用する場合、各データコンバーターからの差動データラインを長さ合わせする必要がない理由です。技術的には、LVDSを使用する一連のカスケードADC/DACに同じ種類のデスキュー機能を追加することができますが、これにはソフトウェアまたはロジックでデスキューを計算する必要があります。

クロックソース、ホストコントローラー、およびデータコンバーター間のクロック/同期配布を見ると、メインプロセッサーにインスタンス化された特定のJESD204インターフェースに対して許容されるスキューバジェットがあります。インターフェース内の最長および最短トレース間のこのスキューミスマッチバジェットは、インターフェースのタイミングスキームによって補償できるいくつかの最大スキュー値内になければなりません。スキューバジェット内で動作している場合、インターフェースはDATAチャネル上の結果として得られる入力データストリーム間の不一致を検出し、デスキューはロジックで補償されます。これにより、サンプリングされた信号間の真の位相差が得られます。

複数のJESD204 ADC/DACとマルチチャネルコンポーネントの比較

ADC/DACに精通している場合は、これらのコンポーネントがしばしば信号取得/生成のための複数の入出力チャネルを持っていることを知っているでしょう。これが事実である場合、JESD204のようなインターフェースを持つ個別のADCを使用する利点は、単一のマルチチャネルADC/DACを使用することと比較して何ですか、という質問をするのは公平です。

マルチチャネルADCを使用する場合に存在するいくつかの課題には以下が含まれます：

チャネル間のクロストーク
ゲイン、オフセット、およびダイナミックレンジのマッチング
インターリーブサンプリング
消費電力と熱

同じ課題がマルチチャネルDACにも存在するかもしれません。これらのコンポーネントは単一のチップで数十のチャネルを提供することができるので、必要に応じて非常に高い密度を実現できます。しかし、その設計の自由にはいくつかの条件が伴います。JESD204インターフェースを含むマルチチャネルADCがあることに注意してください。各アプローチの利点は以下に概説されています。

基本的に、単一の制御可能な参照を持つマルチチャネルADCは、オフセット、ノイズレベル（解像度、ダイナミックレンジ、および/またはゲイン）の点で異なるタイプの信号を取得または生成する柔軟性を提供しない場合があります。個別のADCを使用すると、サンプリング/合成特性を独立して設定できますが、これにより各インターフェースのコンポーネント数が増加します。したがって、主なトレードオフは密度の低下です。しかし、この低密度はクロストークを減少させるために必要です。

重要な考慮事項は、周波数の関数としてのクロストークから来ます。RF周波数では、チャネル間のクロストークは低周波数よりも激しくなり、同時サンプリングを使用するADCではチャネル間でこのようなクロストークが反映されます。解決策はインターリーブサンプリングを使用することですが、チャネルが同時にサンプリングされていないため、チャネル間の位相オフセットを正確に検出する能力を完全に失います。これは、RF周波数での正確な位相決定のためのJESD204互換インターフェースの利点を示すべきです。

JESD204互換コンポーネントの例

市場には、JESD204BまたはJESD204Cインターフェースを備えた高速サンプリングレートを提供する多くのコンポーネントがあります。JESD204Cインターフェースを備えた新しいコンポーネントはまだ市場に出ており、以下にその例をいくつか紹介します。

Analog Devices AD9207BBPZ-6G

Analog DevicesのAD9207BBPZ-6Gは、最大サンプリングレートが6 GSpsに達するデュアル12ビットADCです。このコンポーネントのデータストリーミングインターフェースは、JESD204BまたはJESD204Cの間で選択可能で、最大データストリーミングレートは8レーンを通じて集約されたインターフェース標準準拠の最大15.5 Gbps（JESD204B）または24.75 Gbps（JESD204C）に達します。入力共通モードノイズを制御するために、このデュアルコンポーネントは1.475 Vppの差動入力インターフェースを使用し、オンチップPLLで生成された高周波サンプリングクロックを使用します。サンプリング解像度も、JESD204BまたはJESD204Cモードに応じて8、12、16、および24ビットの間で選択可能です。AD9213BBPZ-6Gの新しいバージョンは、最大10.25 GSpsのサンプリングレートを提供しますが、多くの同様の機能を備えています。

Texas Instruments ADC12QJ1600AAVQ1

Texas InstrumentsのADC12QJ1600AAVQ1は、最大サンプルレートが1.6 GSpsに達する高速ADCで、非インターリーブアーキテクチャを採用しています。このコンポーネントは、最大データレート17.16 Gbps（64B/66Bまたは8B/10Bエンコーディング）で2から8（クアッド/デュアルチャネル）または1から4（シングルチャネル）のserdesレーンをサポートするJESD204Cインターフェースを備えたクアッドチャネルADCです。全電力-3 dB入力帯域幅は6 GHzで、FMCWライダーやその他のパルス受信ベースのシステムにフラットな周波数応答を提供します。この入力帯域幅は、LバンドおよびSバンドでの直接RFサンプリングにも適しています。

Texas Instruments DAC38RF86IAAVR

Texas InstrumentsのDAC38RF86IAAVRは、JESD204互換のDACで、14ビットの解像度と最大9 GSpsのサンプリングレートを持っています。このコンポーネントは、レーダーや無線通信などのアプリケーションで使用される基底帯信号や放送信号の直接合成を提供します。デバイスは統合バランで単一エンド出力を提供します。内部クロッキングは統合NCOで実現され、低周波数の参照オシレータの使用を可能にします。これらのコンポーネントのJESD204インターフェースの実装を支援するために、Texas InstrumentsはFPGA開発用のIPを提供しています。

データコンバータをサポートする他のコンポーネント

非常に高い周波数で動作するデータコンバータを使用するシステムは高度に特殊化されており、正確な信号取得を保証するために信号チェーン内の多くの他のコンポーネントが必要になることがあります。これらのコンポーネントには、アナログインターフェースを持つデジタルインターフェースが含まれ、PCBレイアウトで使用される実践にはこれらのボードセクション間の隔離が必要であり、これがフィルタの使用や一部のネット上での過剰なシリーズ終端の使用を動機付けることがあります。

カスケード信号取得/合成をサポートするために設計者が必要とする他のコンポーネントには以下が含まれます：

JESD204対応のADCやDACのようなユニークなコンポーネントを探している設計者は、Octopartの高度な検索とフィルタリング機能を使用して、すべての混合信号コンポーネントを見つけることができます。Octopartだけが、コンポーネントを見つけ、最新のディストリビュータ価格データ、部品在庫、および部品仕様を提供するための高度な検索とフィルタリング機能を提供します。当社の集積回路ページをご覧ください、必要なコンポーネントを見つけてください。

最新の記事を読むために、ニュースレターにサインアップしてください。