異種統合ロードマップとあなたのチップの未来

 

 

今年のIEEE電子部品および技術会議（ECTC）では、異種統合に関する一連のワークショップと、異種統合ロードマップの現状（2019年改訂版）の素晴らしい概要が見られました。SoMs/CoMsや、スマートフォンのような特殊アプリケーションでのSoCsの登場は、フットプリントを大幅に増加させることなく、チップの機能を高める役割を果たしている統合の例を示しています。電子機器における統合イニシアチブはもともと、より小さなスペースにより多くの機能を盛り込み、フットプリントを増加させることなくデバイスのスケーリングを続けるという単一の目標で開発されました。

異種統合は、過去10年間にASICで見られたより大きなテーマに関わっていますが、高度なパッケージング技術を用いて新しいレベルにまでそれを進めます。PCBデザイナーやシステムデザイナーであれば、より高度に統合されたコンポーネントが設計やレイアウトの慣行にどのような影響を与えるかを考える必要があります。データセンターサーバーやミルエアロ組み込みコンピューティング用の今日の高度なGPUおよびCPU製品を見ることで、いくつかの指針を得ることができます。しかし、これらの製品は、組み込みAI、量子、5G/6G、高度なロボティクス、混合機能システムなどの技術が一般的になるにつれて、日常のデザイナーにも必然的に浸透していくでしょう。

半導体産業における統合

半導体産業協会（SIA）は、2016年春に国際半導体技術ロードマップ（ITRS）で概説された活動を追求することをやめると最近発表しました。それ以前は、米国の産業界は1990年代後半に国際企業が参加し始めるまで、自国の国家半導体技術ロードマップ（NTRS）に従っていました。ITRSから離れ、統合のための新しいパラダイムへの移行は、半導体のスケーリングを推進するムーアの法則の支配について多く聞くとき、特に大きなシフトです。今日、業界の誰もが、ムーアの法則による継続的なスケーリングは、IntelやTSMCのような主要企業を除いて、すべての人にとって減少するリターンを生み出していることを受け入れています。

 

ITRSの後には、デバイスおよびシステムのための国際ロードマップがあり、その一部が異種統合ロードマップです。今日のIoT、クラウド接続データセンター、スマートデバイスの時代において、この技術ロードマップは、現在のサブ7nmノードまで業界を牽引してきたトランジスタベースの回路の物理的スケーリングから焦点を移し、新しいアーキテクチャとアプリケーション主導のロードマップによって新しいアプリケーションのホストを可能にします。異種統合のポイントが単一のパッケージに多様な機能を詰め込むことであると考えると、ボードデザイナーに残された仕事は何でしょうか？

 

実は、ボードデザイナーにはまだたくさんの仕事が残っており、実際には、彼らが現実世界とブラックボックスコンポーネントとの間の主要なインターフェースとして機能するでしょう。まず、異種統合とは何かを見てみましょう。そして、PCBデザイナーの役割が基本的なレイアウト作業からシステムデザインおよびボードレベルでの統合へとどのようにシフトし続けるかを見ていきます。

異種統合とは何か？

非常に単純に言えば、異種統合とは、別々に製造された複数のコンポーネントを、単一の組み立てがすべての機能を提供する本当のシステム・イン・パッケージ（SiP）に統合することです。各コンポーネントは別々に製造され、標準的な相互接続構造でリンクされます。SoCを思い浮かべてくださいが、より多くのシリコンダイがあります。

 

これが何を意味するかを見るために、異種統合されたコンポーネントにどのようにして到達するかを見てみましょう。以下の例を考えてみましょう：異なるファブからの複数の半導体ダイがあり、おそらく異なる技術で異なるノードで製造されています。これらは単一のインターポーザに統合され、標準的な方法（ビアとトラック）を使用して相互接続されます。これらのモジュラーダイは、標準化されたインターフェースを持つレゴのように接続することができます。

 

異種統合における簡略化されたアイデア

ある意味で、これは1970年代から今日にかけてASICを開発するための取り組みを模倣しています。一般的なプログラマブルロジックや離散コンポーネントを使用して扱うのが非常に難しかった機能が、単一の特殊チップで実装されました。現在、特定のアプリケーション用に構築するほとんどのボードには、さまざまなASIC、いくつかの電力調整コンポーネント、多数のパッシブコンポーネント、プロセッサ、および場合によっては特殊なロジックコンポーネントが含まれます。アナログフロントエンドが必要なボードを構築する場合や、別の機器からアナログ信号をキャプチャする必要がある場合、そのブロックはASICに組み込まれているか、またはその機能のためにボードに配置できるインターフェースIC（例：ADC）があります。

現在のシングルチップモジュール構造

半導体パッケージングの発展に必ずしも追随していない設計者のために、いくつかの統合方法と下の例のSoCを示しました。左上の画像は、Siダイがモールドコンパウンドで囲まれた典型的なBGAパッケージを示しています。上段の他の2つの画像は、複数のダイが積み重ねられ、互いにまたはBGAフットプリントにボンドワイヤで相互接続される方法を示しています。最後に、下の画像は、メモリとロジックセクションがビアを使用して単一のパッケージに統合される、異種統合の最も洗練された形態を示しています。これはスルーシリコンビア（TSV）技術として知られています。

 

異種統合の例。

 

なぜ小さなチップのセットから大きなパッケージを構築することに焦点を当てるのでしょうか？平面半導体製造プロセスでは、ダイが厚いと歩留まりが低下するため、単一のダイに多くの機能を詰め込むと、非常に大規模なモジュールを3Dで構築することが経済的になりません。標準的なインターコネクトアーキテクチャで相互接続された別々のダイを使用する方が信頼性が高くなります。また、チップ設計者がチップアセンブリを開発する際にモジュラーなアプローチを取ることができ、複数のダイがレゴのように合わせられます。これを複数のチップアセンブリに拡張することができ、上記のダイ構造の複数が単一のパッケージにリンクされます。これは最近、AMDのFijiおよびEpycプロセッサで使用されており、複数のコアを単一のチップに統合する方法の一つです。

 

コンポーネントと機能の面では、異種統合におけるほとんどの焦点は、異なるデジタルコンポーネントをより大きなアセンブリにパッケージングすることにありますが、アナログおよび電気機械コンポーネント（例えば、MEMS）も異種統合の対象構成要素です。それが平面プロセスでウェハ上に製造できるなら、異種統合の対象となる可能性があります。この異なる能力間の統合の可能性は、異種統合ロードマップで焦点を当てられたさまざまな領域に私たちを導きます。

異種統合ロードマップの焦点領域

異種統合ロードマップは2019年に、特定のアプリケーション領域でのさらなる統合を妨げる課題に対処するために公開されました。この文書は、電子エコシステムの現在および将来の状態を反映する3つのIEEE協会によって後援されています。異種統合ロードマップは、特定の能力に焦点を当てた他の標準ロードマップとは異なり、アプリケーションと課題に焦点を当てています。異種統合ロードマップには、特定の領域の技術的課題に焦点を当てた6つの章が概説されています：

 

• 高性能コンピューティングおよびデータセンターは、継続的な小型化と統合の自然な対象です

• モバイルデバイス、5Gおよび将来のモバイルネットワーキング機能（例えば6G）を含む

• 自動車、主に自動運転車を対象としています

• 医療/健康デバイスおよびウェアラブルは、特化した機能を提供するさまざまなコンポーネントがしばしば必要です

• 航空宇宙および防衛は、特殊なアプリケーションのために物理的に大きなシステムに多くの機能が実装される別の領域です

• IoTは、上記のいずれかの領域と重複する可能性が十分にある十分に広いカテゴリです

 

さらに詳しく言うと、異種統合ロードマップは、多くのシステムで一般的ないくつかのコンポーネントグループの技術的課題と潜在的な解決策に対処しています。これらのコンポーネントグループのいくつかは、今日、複数の回路やコンポーネントセットで実装されています：

 

• シングルチップおよびマルチチップモジュール

• 統合電力エレクトロニクス

• 統合センサープラットフォーム、MEMSセンサーを含む

• 統合フォトニクス

• 5Gチップセット

 

異種統合の異なるレベル

ここでの傾向は、標準パッケージにより多くのコンピューティングパワーと追加機能を詰め込むことですが、3つのレベルでの焦点があります：

 

これらの異種統合の各レベルは、異なる技術的課題に対処することを目指しています。

チップの異質性

チップの異質性は、複数のチップを単一のパッケージに統合することによる機能レベルの統合に焦点を当てています。これは、チップレットやマルチチップモジュールの設計に密接に従います。このレベルでのハードウェア統合の例には以下のものがあります：

 

• 同じモジュール内で異なるパッケージスタイルを混在させる

• 複数のチップを縦横に積み重ねる（2.5D/3D統合）

• 複数のSoCモジュールをより大きなモジュールにパッキングする

 

これらはすべて、垂直統合用のTSVや、無線SiPで使用されるTSMCの統合ファンアウト（InFO）など、ウェハーレベルのパッケージング技術で結びつけられています。ダイ間で超高速シリアルデータストリームが通過する場合には、ボンドワイヤーに依存しない相互接続技術が特に求められます。

システムの異質性

異なる製品は、異なるデータ構造を処理するのにより理想的であり、システムレベルの統合は、異なるモジュール間で計算ワークロードが渡されるタスクに対処することを目指しています。例えば、繰り返しベクトル計算はGPUで最も効率的に実行され、AIモデルで使用される行列計算は現在ASICで実行されています。SiPは、これらのオプションをインターフェース、メモリ、プロセッサコア、およびI/Oインターフェースとともに提供する必要があり、特定のワークロードに対して最も計算効率の高い処理を提供します。

 

このレベルの異種統合は、複数のデータワークロード（スカラー、ベクトル、行列、空間）を同時に処理する必要があるデータセンターにより適しています。しかし、これはRF/ワイヤレスやフォトニクスコンポーネントを含む組み込みアプリケーションにも確実に拡張できます。

 

 

自動運転車アプリケーション用のSiPの例で、統合されたフォトニクス回路があります。[出典]

 

ファームウェア/ソフトウェアの同質性

これは、組み込みオペレーティングシステムと標準APIのセットに関して製品群全体でかなりの標準化が必要とされるため、大きな課題です。これは、開発者が一般に異なる言語を使用し、異なる専門分野を持っているため、より困難です。異種モジュールとインターフェースするために実行されるアプリケーションを開発するために多くの高レベル言語を引き続き持つことになるでしょう。しかし、開発者に必要なのは、複数の言語からのコードを単一のコードベースにコンパイルする単一の開発環境です。このタイプの環境がどのように見えるかはまだ明確ではありませんが、チップメーカーは異種製品をサポートするためのこのタイプの開発環境に向けて取り組んでいます。

PCB設計者にとっての異種統合の意味

PCB設計者にとって、この一体化のトレンドは、単一のチップにより多くの機能と特徴を詰め込み、設計者に異なるアプリケーション用のより専門化された製品を提供します。技術の新興分野で働く設計者は、標準化された製品が単一のデバイスに必要な機能を含むため、異なるコンポーネントのグループを組み合わせる作業にかかる時間が少なくなります。PCB設計者は引き続きレイアウトの課題に直面しますが、異種統合は全体的なコンポーネント数、システムサイズ、および必要な周辺機器を変更することなく減少させるのに役立ちます。

これは、PCB設計者が電源ブロックと異種統合モジュールをボード上に配線するだけになるということでしょうか？もちろん違います...異種統合ロードマップはアプリケーションベースであり、広範なアプリケーション領域を対象としたコンポーネントの生産を推進することを意味しています。広範なアプリケーション領域に焦点を当てることで、新製品は特定のチップセットのコンポーネントを単一のモジュールに統合し、標準インターフェース（PCIe、USBなど）がモジュールをリンクするために使用されます。

異種統合が続き、新製品が市場に投入されるにつれて、Octopartは高度な検索およびフィルタリング機能の完全なセットを使用して必要なコンポーネントを見つけるお手伝いをします。Octopartの電子部品検索エンジンを使用すると、現在のディストリビューターの価格データ、部品在庫、および部品仕様にアクセスでき、それらはすべてユーザーフレンドリーなインターフェースで自由にアクセス可能です。当社の集積回路ページをご覧ください、必要なコンポーネントを見つけてください。

 

最新の記事を読むために、ニュースレターにサインアップしてください。