筆者について

Happy Holden

Happy Holdenは、GENTEX Corporation (米国最大手の自動車エレクトロニクスOEM企業) を退職した人物です。世界最大のPCB製作業者、中国のホンハイ精密工業 (Foxconn) の最高技術責任者を務めた経験もあります。Foxconn入社前は、Mentor GraphicsでシニアPCBテクノロジスト、Nanya/Westwood AssociatesおよびMerix Corporationsのアドバンストテクノロジー マネージャーを歴任しています。Hewlett-Packardに28年余り勤めた後に、同社を退職しました。前職はPCB R&Dおよび製造エンジニアリング担当マネージャです。HPでは、台湾と香港でPCB設計、PCBパートナーシップ、自動化ソフトウェアの管理を担当していました。Happyは、47年以上にわたり高度なPCBテクノロジーに携わってきました。4冊の本でHDI技術に関する章を執筆しているほか、自身の著書『HDI Handbook』も出版しています (http://hdihandbook.comで電子書籍を無料公開しています)。また、最近、Clyde Coombsとの共著『McGraw-Hill's PC Handbook』第7版も完成にこぎつけました。

最新の記事

現代のPCB製造データ形式を持つ重要性 現代のPCB製造データ形式を持つことの重要性 1 min Blog 最近、Altiumのブログでニューハンプシャーにある最新のeSmart Factoryについて投稿しました。最先端の機械とプロセスを使用して、非常に細かいジオメトリを持つほぼ完璧な複雑な多層基板とHDI基板を数日で製造でき、人の手を借りたり触れたりすることなく、環境に害を与えるものを一切排出しない—ゼロ排出物です。 スマートファクトリーのためのデジタル化 この技術は、今後数年間にわたってプリント回路が製造される方法を形作るでしょう。‘オールデジタルスマートファクトリー’であることの利点は、同時に潜在的な弱点でもあります。特定のレシピの設計図を読んだり、機械を調整したりする作業員がいません!これは「オールデジタルスマートファクトリー」であり、すべてに デジタルレシピが必要です。ここで、IPC-2581デジタルデザイン通信プログラムが登場します。図1に示すように、IPC-2581プログラム委員会は、設計ツールがデジタルXMLファイルを出力し、「未来の工場」またはスマートファクトリーを駆動できるデジタルスレッドを作成しています。 図1: スマートファクトリーのための設計特性のデジタル化。(出典: 2017 IPC APEXプレゼンテーション) 人気のあるインテリジェントPCBデザイン出力フォーマット エレクトロニクス製造におけるスマート工場のデジタル化を実現するために、製造データのエクスポートを統合および標準化し、ファイルパッケージのサイズを削減するためのいくつかの取り組みが既に行われています。PCBデザイナーにとって最も 人気のある出力フォーマットは、次の2つです: Gerber X2 ODB++ Gerber X2はRS-274-Xに対するわずかな改善に過ぎませんが、ODB++は真にインテリジェントなデータフォーマットにかなり近いものです。それでも、約70-80%の PCB出力ファイルパッケージはRS-274-Xフォーマットであり、PCBを構築および組み立てるために必要な情報を完全に伝達するためには追加のファイルが必要です。 2020年には、UcamcoによってGerber 記事を読む
製造能力係数の計算 製造能力係数の計算 1 min Blog 長年にわたり、「どうやって基板の製造が可能なファブリケーターかを知ることができますか?」とよく聞かれます。まず、IPC PCQR2レポートを要求するようにと答えます。それが利用できない場合、またはそのプロセスを経る時間やお金がない場合は、製造能力係数を計算することが「次善の策」となります。 製造収率 製造能力係数(FCC)は、ファブリケーターの電気テストデータ、 初回合格率(FPY)から計算されます。これは、修理や再作業を行う前の生産収率です。PCBの収率データは通常、正規分布していません。それはガンマ分布です。これは常識です。なぜなら、通常収率が高い基板でも、生産の失敗がある場合があり、その結果の平均値と標準偏差は低い収率データを反映するからです。しかし、「 + 」の面では、収率が100%を超えることはありません。したがって、通常の平均値と標準偏差は、製造能力係数の計算において無視するいくつかの誤差を導入します。ガンマ分布の平均を計算して挿入する能力がある場合は、ぜひそれを行ってください。 製造能力 これらの要因を単一の指標である複雑性指数(CI)に集約する簡単なアルゴリズムが利用可能です。これは、私の前のブログ(10月)の方程式1で与えられています。[1] 初回合格率の計算 初回合格率の方程式は、ワイブル確率故障方程式から導出されます。 [2]この方程式は、欠陥密度によるASICの予測に通常使用される方程式のより一般的な形式であり、私の前のブログ(10月)の方程式2として提供されています。 収率計算ステップ 製造能力係数を計算するには、以下の6つのステップがあります: 1. 現在稼働中の様々なサイズと層を持つ10から15のボードの設計属性を収集します。(表1) 2. これらの選択されたボードの初回合格率情報を、少なくとも10回分収集します。(表2) 3. ボードの複雑性指数と平均収率を計算します。 記事を読む
デザインレポートカード PCB製造用設計レポートカード 1 min Blog 以前のブログで PWBコストドライバーについて話しました。プリント配線板(PWB)の価値提供チェーンに必要なのは、プリント回路基板(PCB)基板の製造コストと、PCB組立およびPCB組立テストのコストを予測する方法です。これらのツールと配線密度メトリクスを使用して、製品の初期段階でトレードオフを実行できます。多くの人がこれを 製造と組立のための設計と呼びますが、私はそれをDFMレポートカードと呼んでいます。なぜなら、その創設者であるタッカー・ギャリソンがそう呼んだからです。ここで概説する2つのDFMレポートカードを使用すると、提案された設計のコストを正確に見積もることができます。スプレッドシートに入れることで、PCBパラメーターを選択し、できれば設計を最適化するための強力なツールとなります。 製造のための設計(DFM)レポートカード 製造レポートカード 製造レポートカードは、PWB製造業者が提供する行列で、PWBのさまざまな設計選択を設計ポイントに関連付けます。これらのポイントは、製造業者がこれらの機能に対して請求する実際の価格に基づいています。 PWB製造業者がプリント配線板の価格を決定するために使用する典型的な要因は次のとおりです: ボードのサイズとパネルに収まる数 レイヤーの数 構造材料 トレースとスペースの幅 穴の総数 最小穴径 はんだマスクとコンポーネントの凡例 最終金属化または仕上げ 金メッキされたエッジコネクタ 設計固有の機能など PWB製造業者が価格に影響を与える要因を収集した後、これらのコストを収集し、最小の非ゼロ量で数値を正規化します。レポートカードは図1のようになります。 図1. ある会社の製造設計レポートカードの例。[1] 記事を読む
統計解析の学習 統計分析と統計ツールの学習 1 min Blog 誰もが知っているように、今は厳しい時代です! こんなに厳しい時には、稼いだお金を無駄にしたくないものです—それは大変な努力で得たものですから! そんな時、設計の選択が頭に浮かびます。悪い選択はすべて結果に直結します。では、意思決定を改善するのに役立つツールは何でしょうか? 統計的な選択や確率が思い浮かびます。プリント回路の設計トレードオフは常に予測が難しいものでした。制御できない要因が常に私たちの意思決定プロセスに入り込む可能性がありますが、助けがあります。 すべての意思決定はある種のフィードバックループです。しかし、私が焦点を当てたいのは「分析」ブロック、より正確には、分析を構成する「人間の決定」です。 人間の意思決定 分析の最初のリンクは人間のリンクです。高レベルの目標(ゴール)は以下の通りです: 設計を期限内に完了する バリエーションを減らす 製造初回合格率を向上させる 修理と再作業を減らす 品質と信頼性を向上させる 作業品質を向上させる 人が使用する可能性のある意思決定ツールと方法には以下が含まれます: パレート図 原因と結果の図 多変量 実験計画法 プロセス最適化 管理図 記事を読む
新しい多層アーキテクチャ:パワーメッシュ 新しい多層アーキテクチャ:パワーメッシュ 1 min Blog 現状を唯一の現実として受け入れてしまうのは面白いものです。それが私たちが経験してきた唯一の存在だからです。プリント回路設計において、多層アーキテクチャはそのような現状です。しかし、それは高速設計に適した唯一のアーキテクチャではありません。ヒューレット・パッカードでは、RFデザインの特性に基づいた高性能アーキテクチャの実験と実装を行いました。これは偶然ではありませんでした。なぜなら、私たちのPCB設計組織はIC設計組織ともリソースを共有していたからです。ある日、私はアーカンソー大学の一部であるHiDECのDr. Leonard Shaperによって書かれた論文をレビューしていました。それはInterconnected Mesh Power System (IMPS) [1,2,3]についてでした。これは、各層が電源グラウンドと信号グラウンドを含み、平面がない2層薄膜MCM基板の設計のために作られた高密度アーキテクチャでした。当時、10ミクロンのジオメトリに到達する唯一の方法は、薄いスパッタ金属と半導体フォトレジストリソグラフィを使用することでした。その時、私は思いました、「なぜ、FR4上で0.125mm(5ミル)のジオメトリでこれを試してみないのだろうか?それが機能するかどうかを見てみたい」と。図1は、3つのアーキテクチャと設計ルールを示しています。 私たちは現行の12層ディスクドライブボードにこのアーキテクチャを試し、部品を移動させることなく4層で設計を完了することができました。 わお!—思ったよりも簡単でした!ICデザイナーの友人たちが肩越しに見て、「よくやった—これが私たちが集積回路を設計する方法です」とコメントしました。RFの顧客も、「何も新しいことはない—これはオフセット共面ストリップライン構造だ—30年間使っている!」とコメントしました。ですので、私たちは新しいものを発明したわけではありませんでした(それを特許申請しようとしたときに学びました)が、従来の多層アーキテクチャよりも確実に性能が良く、密度が高く、低インダクタンスPDNも持っていました。私たちはそれを「POWER MESH」と呼び、‘私たちだけの’秘密として保持しました! 図1 a. 従来の多層アーキテクチャ;b. 2金属層のみのIMPSアーキテクチャ;c. 4層のHP Power Meshアーキテクチャ。 インピーダンス制御 図2aは単一の電源プレーンを示しています。次のステップは分割電源プレーン(図2b)です。Power 記事を読む