NPUへの電力供給：オンチップ、外部PMIC、それともハイブリッド？

常時稼働のセンサーノードにニューラルアクセラレータを載せたところ、最初の試作機が推論の途中でブラウンアウトしてしまった。バッテリー残量はまだあったものの、推論バーストの間、電源レールを維持できなかったのだ。Your MCU Got Smarter – Your Supply Chain Got Harderで取り上げたように、最近のNPU搭載MCUの中には1〜2ドル程度のものも登場しており、比較的安定した制御負荷を前提に設計されていたかもしれない機器に、鋭くミリ秒スケールの推論バーストを持ち込んでいる。 

厳しい電力予算の中でニューラルアクセラレータを使う場合、それは計算の問題である前に電源の問題だ。基本的な選択肢は3つある。MCUのオンチップレギュレータを使うか、コア電源レールを外部の電源管理IC（PMIC）に移すか、あるいは内部電源と外部電源を組み合わせたハイブリッド構成にするかである。それぞれ、部品点数、基板面積、効率、レール制御、性能マージンの面で異なるトレードオフを伴う。

要点

• 推論では、処理が低電圧のコア電源レール（しばしば1V未満）にミリ秒単位のバーストとして集中する。AIがエネルギー予算にどれだけ上乗せされるかは推論1回あたりのエネルギーで決まり、一方でレールを維持できるかどうかは過渡応答と電源インピーダンスで決まる。 
• NPUとCPUを比較した実測結果では、アクセラレータに効率よく載るワークロードに対して、エネルギー改善は8.9倍〜143倍に達した。小さなモデルでは、NPUの利用率が低すぎるとその優位性が失われることがある。 
• オンチップ電源は、基板面積とBOMコストを最適化したサブワット設計の出発点となる。ただし、内蔵レギュレータが必要な電流、レール安定性、クロック目標を満たせることが前提だ。 
• 外部PMICは、変換効率、電流供給能力、レール制御、シーケンシングが必要なマルチドメイン設計や性能重視設計に向く。充電式システムでは、バッテリー充電や残量推定機能を統合できる場合もある。
• ハイブリッド電源は、1本または2本のレールだけが外部レギュレーションの効率や性能マージンを必要とし、残りのレールについては完全外部PMIC構成にするだけの基板面積やコストの正当性がない場合に適している。
• コイン電池のような高インピーダンス電源では、推論バーストがブラウンアウトを引き起こすことがある。ローカルのエネルギー蓄積容量は、ピーク電流だけでなく、バースト時の電荷需要、電池の内部抵抗、許容できる電圧降下から決めるべきである。

推論バーストは電源レールを試す

常時稼働デバイスでは通常、低消費電力のセンシング経路だけを起こしておき、メインの計算ドメインはトリガー待ちにする。トリガーが入ると、推論がバースト的に実行される。チップメーカーAlifの キーワードスポッティング推論サイクルのイベントレベル分解では、ワークロードはウェイクアップ時のスパイク、メル周波数ケプストラム係数（MFCC）処理バースト、NPUバースト、そしてその後に続くテール電流に分けられている。Alifはこのワークロードについて、NPUでは1回の推論あたり6.8ms、0.17mJ、CPU単独では137ms、2.62mJと測定している。

2025年の Alifシリコンを外部計測器で測定した独立系プレプリントでは、NPUオフロードの恩恵を受ける4つのモデルにおいて、推論1回あたりのエネルギー改善が8.9倍〜143倍の範囲にあることが示された。 

キーワードスポッティングの例では、NPU実行中の平均電力はやや高かったものの、実行時間が大幅に短いため、それを十分に上回る効果が得られた。 

一方、ごく小さなMNIST手書き数字分類モデルでは、NPUの利用率はわずか5.1%で、制御オーバーヘッドが計算削減の利得を上回ったため、消費エネルギーはCPU経路より多くなった。小規模モデルではCPUの方が効率的な場合があり、NPUに独立した電源制御があるなら、ワークロードがアクセラレーションに見合うまではファームウェアでNPUをオフのままにしておける。

ワークロード別に見たNPUエネルギー実測結果

NPUの効率は、ワークロードとの適合性とアクセラレータ利用率に大きく左右される。

これが電源レールにどう現れるかを見るには、STの STM32N6が参考になる。公称モードではコアを0.81Vで動作させ、 STの測定値によれば、推論中のVDDCOREドメイン単体で124〜191mWに達する。同社はこのレール向けに 専用の電力測定パッケージも提供している。

公開されているMCU-NPUの電力データには、オシロスコープレベルの電流スルーレートやレールドロップの波形が含まれていることはまれだ。急峻な負荷ステップが問題になること自体はよく知られているが、レギュレータとデカップリングが対処すべき過渡応答は、ワークロード、基板、コンバータ、電源によって変わる。実機ハードウェア上で、推論中のVDDCOREを測定すべきである。

負荷の実態がわかれば、次の問題はその電力変換をどこで行うかだ。チップ上か、外部PMICか、あるいはその分担か。

1. MCUのオンチップレギュレータを使う

MCUベンダーは何年も前から電源経路のより多くをチップ内に取り込んできており、NPU世代でもその流れは続いている。STの STM32U5および STM32N6ファミリは、コア電源向けに内部スイッチングレギュレーションを備え、必要なのは少数の外付けインダクタ部品とデカップリング部品だけである。Infineonの PSOC Edgeは、チップを高性能ドメインと低消費電力ドメインに分けている。 

さらに2027年を見据えると、Ambiqは今後登場予定の Atomiq110で、Subthreshold Power Optimized Technology（SPOT）プラットフォームの12nm実装を採用し、約300mV付近で動作する超低消費電力モードを備えると述べている。 

NXPの i.MX RT700は、このトレードオフを非常にわかりやすく示している。というのも、その評価キット（EVK）では設計者が 同じプロセッサを4つの電源アーキテクチャで評価できるからだ。完全外部PMIC、完全オンチップ、両者のハイブリッド、そしてPMICなしのディスクリート構成である。1.1V以上の外部レールでは、メインコアは325MHz、センスコアは250MHzに達する。内部の低ドロップアウトレギュレータ（LDO）を使うと、その上限はそれぞれ250MHzと205MHzに下がる。EVKのデフォルト構成として出荷されるのは外部PMIC構成である。したがって、電源レール数は内製か外付けかを決める判断材料の一部にすぎず、外部電源を使うことで実測可能なクロック余裕が得られ、変換効率も改善できる可能性がある。

オンチップ電源レギュレーションは、電流容量と熱的マージン、SoC自体のプロセス上での変換効率、そして制御できるレール数によって制約を受ける。それでも、内部電源経路は外付け部品と基板面積を最小化できるため、多くのサブワット設計ではより適した選択肢となる。もちろん、オンチップレギュレータが必要な電流、レール安定性、クロック目標を満たせることが条件だ。

2. 外部PMICを追加する

エンドポイント設計では、外部PMICによって変換効率を高められるほか、レール制御、電流供給能力、シーケンシング、さらにはMCUが内部では提供しない機能を追加できる。充電式システムであれば、バッテリー充電や残量推定も統合可能だ。 

Nordicの nPM1300は、小型パッケージにどれだけ多くの電源管理機能を収められるかを示している。2系統の200mA降圧レギュレータ、2系統の設定可能なLDO/ロードスイッチ、バッテリー充電機能、燃料計（fuel gauge）サポートを、約3×2.4mmのパッケージに統合している。設定はI2C経由で行い、最少5個の外付け受動部品で動作可能だ。

専用の電源ダイは、MCUのロジックプロセス上に作られた回路よりも効率よくレギュレーションできる場合がある。ただし、その利点が追加の基板面積、部品点数、コストを正当化しなければならない。

3. ハイブリッド電源を使う

ハイブリッド構成では、一部の電力変換はMCU側に残しつつ、外部レギュレーションの恩恵が大きいレールだけをチップ外に移す。NXPの i.MX RT700 EVKはその好例だ。オンチップDC-DCコンバータがVDDNを生成し、外部レギュレータがVDD1とVDD2を供給する。ハイブリッド構成は、1本または2本のレールについて外部レギュレーションの効率や性能マージンが必要である一方、残りのレールについては完全外部PMIC構成にするだけの基板面積やコストを正当化できない場合に適している。 

外部レールのコスト

最も明快なBOM比較は、同じプロセッサを異なる電源構成で比べることだが、その点でNXPの i.MX RT700は好都合である。外部構成では、より大きなクロック余裕と場合によっては高い変換効率を得る代わりに、 PCA9422とその受動部品がBOMに追加される。オンチップ構成では、それらの項目をBOMから外せる一方で、性能マージンの一部を失う。今年はリスト価格とスポット価格の乖離が大きい場合もあったため、想定購入数量で両方の電源スタックを価格比較するには Octopartを使うとよい。

MCU選定におけるセカンドソースや認定の観点については、 5 Suppliers Hold 80% of the MCU Market. Where's Your Second Source?

を参照されたい。

バッテリーがボトルネックになるとき

コイン電池の内部抵抗は、放電が進むにつれて数オームから数十オームへ上昇することがある。そのため、推論バーストを電池から直接引き出すと、コンバータ入力電圧が必要動作電圧を下回ることがある。リザーバキャパシタや小型スーパーキャパシタを使えば、そのバーストをローカルに供給できる。容量はピーク電流だけでなく、バースト時の電荷需要、電池内部抵抗、許容電圧降下から決めるべきである。 

TIの長年にわたる ホワイトペーパー SWRA349 では、その計算手順が説明されています。リザーバ・コンデンサは、電源インピーダンスが最大となるバッテリーの最悪ケースの充電状態および動作温度で検証してください。設計に余裕がない場合、この1つの部品が製品を出荷できるかどうかを左右することがあります。

まず電力クラスで選び、その後ベンチで検証する

電源アーキテクチャを選定する際は、まず電力クラスから検討します。基板面積と BOM コストの最小化に最適化されたサブワット設計では、通常、オンチップ・レギュレータから検討を始めます。マルチドメイン構成または性能に敏感な SoC では、効率向上、シーケンス制御、電源レール制御、またはクロックの余裕度の面で、外部 PMIC やハイブリッド電源構成を採用する妥当性が高くなります。コイン電池のような高インピーダンス電源では、レギュレータ・アーキテクチャにかかわらず、バースト時のバッファリングが必要です。 

どのアーキテクチャを選ぶ場合でも、判断の基準となるべき測定は2つあります。推論あたりのエネルギーは、アクセラレーションによってエネルギー予算が改善されるかどうかを示します。最悪ケースの電源レール過渡応答は、レギュレータ、電源、デカップリングがその負荷を支えられるかどうかを示します。最終決定を下す前に、必ず自社のハードウェアで両方を測定してください。