PCBトレース幅を適切に定義する方法

ここで、PCB設計における工学の基本的な問いに立ち返ります。特に、初心者の設計者にはかなり基本的な話に思えるかもしれません。その問いとは、特定のスタックアップに対して、どの配線幅を使うべきかをどう判断するのか、ということです。

内層/外層が0.5 oz / 1 oz銅厚のシンプルな設計では、昔ながらの定番である8 mil/0.2 mmの配線幅を選び、そのまま配線を進めることがよくあります。インピーダンス制御のために配線幅の調整が必要になる場合もありますが、通常は1つの配線幅を決めてそれを使い続けることができます。

しかし、下面終端部品が高密度に実装された設計、多層構成、複数のインピーダンスプロファイル、より厚い銅を使う設計など、他の多くのケースでは、従来の8 mil/0.2 mm配線幅では対応できないことがあります。この記事では、スタックアップ設計および製造業者の加工能力に起因して、配線幅の制約を決める必要があるあらゆる場面を見ていきます。

まずPCBスタックアップから始める

PCBスタックアップは、文字どおりにも比喩的にも、回路基板設計の土台です。もちろん、設計内に実装される部品を支える役割がありますが、配線を完了するために使用できる配線幅に制約を生み出すこともあります。配線時の配線幅に対する制約は、設計の複数の要素から生じる可能性があり、それらのうちどれが特定のレイアウトや製品に適用されるかを判断するのは設計者の責任です。

実際のところ、経験の浅い設計者がよく理解していないのは、多くのメーカーのWebサイトにある標準スタックアップでは、こうした制約が示されないという点です。標準スタックアップは、配線幅やクリアランスに厳しい制約がない単純な設計を想定しています。実際の製品では、設計者自身がスタックアップ設計と、それに付随する制約条件の決定に責任を持つ必要があることが多いのです。もしその立場にあるなら、以下の項目に注目してください。適切な配線幅とクリアランスを設定するための助けになります。

基板製造業者の加工能力と銅厚

配線幅の絶対的な最小値は基板製造業者の加工能力によって決まりますが、これはWebサイトで確認できる単一の数値ではありません。多くの新人設計者、特にパワーエレクトロニクス分野で仕事をしようとしている人が気づいていない重要な点として、銅厚そのものが最小配線幅の制約になる、ということがあります。これは、厚い銅ほどエッチングに時間がかかり、厚銅上の細い配線は長いエッチング時間の中で安定して再現製造できない可能性があるためです。したがって、基板製造業者が保証できる最小配線寸法は、銅厚に応じて決まります。

以下は、3種類の銅厚について、内層および外層ごとの一般的な配線幅とクリアランスの値を基板製造業者の仕様として比較した表です。

この表では、配線幅の値が内層と外層で分けられていることにも気づいたかもしれません。その理由の1つは、内層の銅はスルーホールの最終めっきを必要としないため、外層よりも小さい配線寸法や間隔を許容できるからです。なお、ここで示している銅厚は仕上がり銅厚、つまりめっき後の銅厚を指しています。

ファインピッチの下面終端部品

このカテゴリには大型のBGAパッケージも含まれますが、BGAに限られるわけではありません。QFN、LGA、さらには一部のリード付き部品にもピンピッチの小さいものが多くあり、こうした部品へ配線を引き込む際に使用できる配線幅が制限されます。この制約は、必要なインピーダンス値や銅厚に関係なく適用される場合があります。

ファインピッチのQFNやLGAでは、ピンピッチが0.5 mm、つまり20 mil程度まで小さくなることがあります。そのようなピッチでは、配線幅として確保できる上限は通常8 milまたは10 mil程度です。言い換えると、その部品へ引き込む配線幅は、下限は銅厚によって、上限は部品フットプリント内のパッドの物理寸法によって制約されることになります。

こうした部品について理解しておくべき重要な点は、部品パッド内に収められる配線幅の許容値が、インピーダンス制御が必要な場合にはスタックアップ設計に影響するということです。たとえば、50オームの10 mil幅マイクロストリップをファインピッチQFNパッケージに引き込む必要がある場合、外層の誘電体厚はおよそ5 mil以下でなければなりません。

ピン数の多いBGAフットプリント

BGAフットプリントでは、特にピン間ピッチが小さい場合、ピンまたはパッド間を配線すること自体ができなくなることがあります。こうしたBGAや、ファンアウトに使用するビア配列では、パッド間配線が可能な場合もありますが、最終的にはボールピッチが非常に小さくなり、幅やクリアランスの制限に違反せずにビア間またはBGAパッド間を配線できなくなります。これにより、少なくともBGA領域では使用できる配線幅の上限が決まります。

多くの設計者は、この配線幅をそのまま基板全体で使用します。これは設計ルールや制約の設定を簡単にするためでもあり、またBGAフットプリントに配線を引き込む際にネックダウンルールを別途作成する必要がなくなるためでもあります。

多くの設計者が、BGA footprintによって課されるこの最大配線幅を基板全体で使うもう1つの理由は、同じ基板上に、同じ配線幅の恩恵を受けられる他のファインピッチ部品が存在する可能性が高いからです。これも、設計ルールでグローバルな推奨配線幅を1つ設定し、それを全体で使うのが良い理由です。もちろん、制御インピーダンスやシグナルインテグリティなどの例外はありますが、それらも多くの場合、PCBスタックアップで適切な誘電体厚を選定することで対応されます。

ビアのドリル穴径と配線幅

この制約設定はあまり一般的ではありませんが、ビアパッドで発生するdrill breakoutによって接続された配線が切断されるのを防ぐ有効な方法です。これは、低コストの民生機器や、商用または軍用の信頼性基準や出来栄え基準を満たす必要のない使い捨て機器で行われることがあります。

ドリル加工時のブレークアウトは下の図に示されています。IPCの製品クラスによって、次のように扱いが異なります。

• 重要度の低い製品ではブレークアウトを許容可能（Class 1）
• ブレークアウトは制限される（Class 2）
• ブレークアウトは禁止される（Class 3）

これらの6 mil配線は、Class 2未満のアニュラリングを持つ8 milドリル穴のビアに接続されており、ブレークアウトにつながる可能性があります。配線幅を10 milに広げるか、ティアドロップを追加することで、ドリルの位置ずれが大きい場合でも配線が外れないようにしやすくなります。

図を見れば、ビアパッドが小さい場合、配線接続部付近でのブレークアウトによって配線が完全に切断され、PCBを廃棄せざるを得なくなる可能性があることは明らかです。しかし、大きなビアパッドを使う代替策として、ドリル径より大きい幅の配線を使えば、ブレークアウトが発生しても配線がビアパッドから完全に切り離されるのを防ぐことができます。

目標インピーダンス

配線幅の制約を決める最後の要因であり、スタックアップ設計の直接的な結果でもあるのが、目標インピーダンスを満たすために必要な配線寸法です。基板製造業者の標準スタックアップを使う場合、50オームインピーダンスに対応する配線寸法を示してくれるものもあり、差動ペアについては制御インピーダンス方式で対応することがあります。

Altium Designerユーザーは、Layer Stack Managerのインピーダンスソルバーを使用して、シングルエンド配線や差動ペアの高精度なインピーダンス計算を行うこともできます。これはImpedanceタブにあり、内蔵の電磁界ソルバーエンジンを使って損失を考慮しないインピーダンスを計算します。

Altium DesignerのLayer Stack Managerには、損失なしインピーダンス計算機能が含まれています。

この値は、その後PcbDocファイル内で配線時の設計ルールとして適用できます。インピーダンス値は個別のネットやネットクラスに割り当てることができ、特定の層ごとに有効化または無効化できます。

電源レールのサイズ決定

ここまでに挙げた例の中には、最大配線幅を見つけたり、小さな配線を引くための最小配線幅を見つけたりすることに関するものがありました。では、パワーエレクトロニクス用の配線やレールについてはどうでしょうか。

電源レールも、通常の配線と同様に設計ルールで定義・設定できますが、一般に通常配線よりも大きなクリアランスと広い幅が必要になります。これらのクリアランスやレール寸法は、そのレールに流れる電圧と電流に依存し、電源レール上の過大なIRドロップを防ぐためのレール寸法についてはIPCのガイダンスがあります。

過大な電圧降下を防ぎ、レール温度上昇を一定レベル以下に抑えるために、配線幅（またはポリゴン幅）を決めるには、IPC-2152規格が銅レールに必要な断面積に関する指針を示しています。この指針は以下の表に記載されています。

これらの表は、温度上昇制限と電流が断面積によってどのように関係するかを示しています。断面積が大きいほど、許容温度上昇が同じならより大きな電流を流せます。これは、断面積が大きいほど電流密度が低下し、その結果IRドロップも減少するためであり、理にかなっています。

では、電圧とクリアランスについてはどうでしょうか。クリアランス値が大きな役割を果たすのは高電圧時に限られ、これは別の規格（IPC-2221）で扱われています。あるDC電圧またはACピーク電圧に対する必要クリアランスは、計算によって求めるか、表形式の一覧から決定できます。この作業のための計算ツールも別の記事で提供しています。

• 高電圧設計のためのIPC-2221 PCBクリアランス計算ツールの使い方

PCB配線幅ルールを適用するための最適なPCB配線ソフトウェア

設計全体にわたって適切なトレース幅を維持し、さらにPCBレイアウト内の異なるレイヤーや異なる領域ごとに別々の値を適用したい場合は、強力で高度に設定可能なPCB設計ルールエンジンを備えたPCB設計ソフトウェアが必要です。これらのトレース幅の制限は、制約マトリクス形式で定義することも、PCB設計ルールの異なるカテゴリごとに制限を設定することでも定義できます。どのような方法でトレース幅の制約を設定する場合でも、Altium DesignerのPCB設計ルールエンジンなら、設計内のあらゆる場所でトレース幅を制御するために必要な機能と柔軟性を提供します。

レイヤー別のトレース幅制約

Altium DesignerのPCB設計ルールシステムでは、設計ルールをどこに適用するか、またどのオブジェクトに適用するかを指定するカスタムクエリを作成できます。特定のレイヤーまたはレイヤーグループ上のトレースを制御するには、OnLayerクエリを使用して特定レイヤー上のトレースを選択します。また、Layer Classと呼ばれるレイヤーのグループを作成し、InLayerClassクエリを使用して、そのグループ内の任意のレイヤー上のトレースを指定することもできます。

Altium Designerではクラスを作成でき、クラス内のオブジェクトグループに設計ルールを適用できます。

特定レイヤーのトレース幅を定義するには、Routing Widthルールを作成し、そのスコープクエリで必要なレイヤーまたはレイヤークラスを選択します。これにより、対応するクエリがtrueと評価される場所に限って、最小、推奨、および最大のトレース幅を適用できます。

• PCB Rules and Constraints Editorを開き、Routing - Widthルールカテゴリを見つけます。
• 固有のトレース幅が必要なレイヤーまたはレイヤーグループ用に、新しいWidthルールを作成します。
• 単一レイヤーには、OnLayer('Top Layer')のようなOnLayerクエリを入力します。
• 複数の関連レイヤーには、Layer Classを作成し、InLayerClassクエリを使用してそのグループにルールを適用します。
• 選択したレイヤーに適用する最小、推奨、および最大のトレース幅の値を入力します。
• 同じ配線オブジェクトに別のWidthルールも適用される可能性がある場合は、ルールの優先度を適切に設定します。
• 通常どおりにトレースを配線または修正すると、Altium Designerがアクティブなレイヤーに基づいて該当する幅制限を適用します。

領域別のトレース幅制約

PCBレイアウトで領域ごとにトレース幅を制約することはあまり一般的ではありませんが、Altium Designer内のクエリシステムを使えば可能です。Roomオブジェクトを使って異なる幅ルールを適用すべき物理領域を定義でき、WithinRoomクエリによってその領域内にある配線オブジェクトを特定できます。

• 別のトレース幅が必要なPCBの部分を囲むように、Roomを作成または配置します。
• 設計ルールクエリから参照できるよう、Roomに分かりやすい名前を付けます。
• PCB Rules and Constraints EditorのRouting - Widthの下に新しいルールを作成します。
• WithinRoom('RoomName')のようなクエリを使用して、指定したRoom内のオブジェクトにWidthルールを適用します。
• その領域用の最小、推奨、および最大のトレース幅の値を入力します。
• その領域ルールがグローバル、ネット固有、またはレイヤー固有のWidthルールと重複する場合は、ルールの優先度を調整します。
• 通常どおりにRoom内を配線すると、領域用のWidthルールによって許容されるトレース寸法が制御されます。

PCBレイアウト内ではRoomを定義して、特定の設計ルールが適用される領域を設定できます。

トレース幅制御を実用的に保つ

PCB設計ルールを使用すると、配線、製造、電気的制約の管理が簡素化され、例外を手動で追跡する必要がなくなります。硬直的な制約システムやグローバル設定に頼るのではなく、Altium Designerではカスタムクエリを使用して実際のPCB構造に基づくルールを定義できます。ネット、レイヤー、コンポーネント、または物理領域ごとにトレース幅制約のスコープを設定できるため、シンプルなグローバルルールを維持しながら、必要な場所では高優先度の例外を自動的に適用できます。

Altium DesignerのPCB設計ルールシステムの詳細については、以下の動画をご覧ください。

信頼性の高いパワーエレクトロニクスでも高度なデジタルシステムでも、Altiumの包括的なPCB設計機能と世界クラスのCADツールをご活用ください。Altiumは、業界最高水準のPCB設計ツールと、高度な設計チームのための分野横断的なコラボレーション機能を備えた、世界有数の電子製品開発プラットフォームを提供します。 今すぐAltiumのエキスパートにお問い合わせください。

よくある質問

銅箔重量はPCBトレースの最小幅にどのように影響しますか。

一般に、銅箔が厚いほど最小トレース幅は大きくする必要があります。これは、銅が厚いほどエッチングに時間がかかるためです。エッチング時間が長くなると、非常に細いトレースを安定して製造することが難しくなります。そのため、PCB製造業者は、すべてのレイヤーに共通の単一の最小値を提示するのではなく、仕上がり銅厚に応じた最小トレース幅および間隔を指定すべきです。

所定の電流に対してPCBの電源トレース幅はどのくらいにすべきですか。

PCBの電源トレース幅は、電流、銅厚、許容温度上昇、および許容電圧降下に基づいて選定する必要があります。IPC-2152には、必要な銅の断面積を決定するための指針が示されています。より大きな電流、またはより低い許容温度上昇には、一般により大きな断面積が必要であり、これはより広いトレース、より厚い銅、またはその両方によって実現できます。

PCBトレース幅はビアのドリルブレークアウト不良の防止に役立ちますか。

はい。トレースがビアパッドに接続する箇所の近くでドリルずれによってブレークアウトが発生すると、細いトレースは断線する可能性があります。ビアのドリル径よりも広いトレースを使用すると、接続部の周囲により多くの銅を確保でき、ブレークアウトによってトレースが完全に切断される可能性を低減できます。ティアドロップを使用すると、ビアからトレースへの接続遷移部に追加の銅を持たせることもできます。

Altium Designerで異なるPCBレイヤーに異なるトレース幅を設定するにはどうすればよいですか。

PCB Rules and Constraints Editorで個別のRouting - Widthルールを作成し、それぞれのルールのスコープを必要なレイヤーに設定します。単一レイヤーにはOnLayerクエリを使用し、複数レイヤーにはLayer Classを作成してInLayerClassを使用します。各ルールでは独自の最小、推奨、および最大のトレース幅を定義でき、ルールが重複する場合はルールの優先度によってどの制約が適用されるかが決まります。

BGAピッチとビアサイズはPCBトレース幅をどのように制限しますか。

BGAピッチは、パッド間およびファンアウトビア間で利用可能な配線スペースを決定します。ボールピッチが小さくなるほど、BGA領域を通せる最大トレース幅も小さくなります。十分に小さいピッチでは、トレース幅やクリアランスの制限に違反せずにパッド間またはビア間を配線することが不可能になる場合があり、その場合はより細いトレース、より小さいビア、または別のファンアウト戦略が必要になります。