Mobile menu
PCB設計
ホーム PCB設計

PCB設計

業界をリードする専門家によるPCB設計の最新情報をご覧ください。

Learn How Altium Supports PCB Designers
Filter
見つかりました
Sort by
役割
ソフトウェア
コンテンツタイプ
適用
フィルターをクリア
Altium Designer: PCB設計でプロジェクトテンプレートを使用するメリット Altium Designer: PCB設計でプロジェクトテンプレートを使用するメリット 1 min Thought Leadership 馬の家畜化、車輪の発明、燃焼機関の開発は、人間がより効率的にあちらこちらに移動したり新しい場所を探検したりできるようなるという点で称賛できる、非常に画期的なできごとです。慣れた環境から見知らぬ場所に出ていくための自信を多くの人に与えるという点で、少なくとも同じくらいの称賛に値するもう1つの発明があります。それは地図です。自分より前に誰かが道を通ったということがわかっていると、目的地にたどり着く自信が持てます。 PCB設計は、試行錯誤で埋め尽くされる可能性のある創造的なプロセスです。このプロセスからエラーを取り除くことは実質的に不可能ですが、プロジェクトテンプレートを使用することで最小限に抑えることはできます。最も基本的なところでは、プロジェクトテンプレートは実際上、以前に設計された回路の「地図」です。自信を持って、これを新しい設計のベースとして使用することができます。Altium Designer 18ではこの基本概念が拡張されていますが、PCB設計でプロジェクトテンプレートを使用する多くのメリットに注目する前に、プロジェクトテンプレートをさらに詳しく定義し、作成方法を確認しましょう。 プロジェクトテンプレートとは プロジェクトテンプレートは単に、以前に作成された設計で、似たようなPCB、PCBモジュール、個々のコンポーネントの設計に必要とされる作業を減らすために使用されます。PCBレイアウトを通して、基板を作成することが必ずしも骨の折れる生成プロセスである必要はありません。既に回路基板が作成されている場合、作業はもっと楽になるかもしれません。テンプレートをそのまま使用することも、設計の特定要件に合致するようテンプレートを変更することもできます。 マルチチャンネルデザインでの回路の再利用と同様です。 マルチチャンネルデザインの場合と同じく、プロジェクトテンプレートは、効果的に活用できるよう、技術者、PCB設計者、チームや組織の他のメンバーが簡単にアクセスできる必要があります。回路構成、フットプリント、テンプレートのいずれで構成するにしても、以前に使用した基板設計のデータベースを用意すれば、チーム全体のプロセスを迅速化できます。 ただし、Altium Designerが提供するソフトウェアは、通常プロジェクトテンプレートが置かれるAltium Vaultのような管理サーバーの任意の場所にテンプレートを格納できる柔軟性を備えています。サーバーを使用することで、一元化されたファイル格納場所だけでなく、適切に構成された管理アーキテクチャーも提供されます。これは、セキュリティおよびアクセスレベルの特定性の維持のために重要です。 優れたPCB設計ソフトウェアにより、頼れる基板およびプロジェクトテンプレートのディレクトリにアクセスできます。以下の図1は、Altium Vaultに格納されているプロジェクトテンプレートのディレクトリ構成の例です。 図1 プロジェクトテンプレートのディレクトリ構成 上図のように、プロジェクトテンプレートは、個々のコンポーネント、シート（モジュール、回路図、PCB）、または設計全体（全てのコンポーネント、回路図、およびPCB）として分類し、格納できます。プロジェクトテンプレートは通常、履歴、リビジョン、コード、その他のドキュメントなどの関連ファイルとともに格納されます。したがって、情報およびデータは全て、テンプレートにアクセスすることで1か所から表示/ダウンロードできます。 プロジェクトテンプレートの作成方法 1回のみ使用するデザインとプロジェクトテンプレートの違いは、設計ファイルの格納場所と格納方法にあります。PCBを設計する場合、通常は、プロジェクトディレクトリの下に全ファイルを格納し、1か所から全てのプロジェクトファイルに簡単にアクセスできるようにします。コンポーネントやシートを検索するには、設計ファイルがどのプロジェクトに存在しているかを知っておく必要があります。回路基板のニーズの変化により、この方法による設計の再利用がすぐに続けられなくなることは明らかです。 したがって、再利用したい設計を検索する、より単純でアクセスが簡単な手段が必要です。Altium Designerでは、プロジェクトテンプレートはテンプレートディレクトリ構成に格納されます。実際のファイルは、具体的なプロジェクトディレクトリ名を思い出さなくても、ここから簡単に表示し、アクセスできます。プロジェクトテンプレートの作成と格納場所への追加は、3つのステップで完了できます。 記事を読む
デルフト工科大学のドリームチーム「Project MARCH」が開発した他にはない外骨格 デルフト工科大学のドリームチーム「Project MARCH」が開発した他にはない外骨格 1 min OnTrack Judy Warner: あなたがデルフト工科大学で専攻されている学科と Project MARCH での役割について教えていただけますか? Robbert de Lange: 大学では土木工学を勉強しています。Project MARCHでの僕の役割は調達と広報です。Project MARCHに専念するために、現在は1年間の休学中です。 Warner: Project MARCHに専念するために、1年間の休学を決めた動機はどのようなことですか? De Lange: 今年は大学で身に付けられる学問的な学びや規律のほかに、出資者やメディアとやりとりする際の人間関係のスキルといったソフトスキルの自己開発に専念したいと考えました。とはいえ、何よりも人の役に立てることが本当に楽しいのです。今年は、障害を持つ人々を助けることに集中できるようになります。Project MARCHは、デルフト工科大学の11のドリームチームの1つです。メンバーはドリームホールと呼ばれる共有施設でプロジェクトを進めています。他のチームは乗り物を開発していますが、Project MARCHは唯一、対麻痺を持つ人々がもう一度立ち上がって、完全に歩けるようにするための外骨格の作成に取り組んでいます。 記事を読む
言語障碍者の声を届ける Project Vive とVoz Box 言語障碍者の声を届ける Project Vive とVoz Box 1 min Newsletters ハードウェア製造業スタートアップ企業 / エレクトロニクスプロトタイパー ハードウェア製造業スタートアップ企業 / エレクトロニクスプロトタイパー ハードウェア製造業スタートアップ企業 / エレクトロニクスプロトタイパー Judy Warner: 本日はお時間をいただきありがとうございます。まずは学歴と職歴、そして技術者という職業を選ばれたきっかけを教えていただけますか? Mary Elizabeth McCulloch: 科学と数学が得意だった私は、2016年に生物医学の学位を取得してペンシルベニア州立大学を卒業しました。 技術者の道を選ぶ大きなきっかけになったのは、やはり両親でしょう。父は大学で物理学を勉強し、現在はCNC制御システム向けの 電気設計と機構設計に特化する技術者として仕事をしています。母は生物医学の技術者で、人工心臓の研究に取り組んでいます。私たち家族は農場で暮らしていましたが、いつも何かを工夫しながら作っていました。発想力があって機転の利く父は、幼い私を自分の思い付いた計画に引き入れたり、私に宿題を出したりしました。親戚に何人かの医師がいましたので、私も医師になるものだと考えていました。ところが後になって、障害を持つ人々のために電子工学に取り組んだほうが、もっと大きな影響を与えられるかもしれないと考えるようになりました。 Arlyn EdelsteinさんとMary Elizabeth McCullochさん Warner: 幼かった頃は、お父様と一緒にどんなことをなさったのでしょう? McCulloch: 子どもの頃はいつも何かをいじくっていました。私がアイデアを思い付くと、父は必ず「よし、それを作ってみよう! 」と言うのです。たとえば、私が花の絵を描くと、それを実際に形にして私の部屋に飾ろうと父が提案します。 アリババで安い部品を買い、ちょっとした発明品を作るわけです。 私はいつも自分の安全地帯から抜け出すように導かれていました。与えられていたのは、問題を解決する役目だったのです。 記事を読む
ペースメーカーを用いたPCB基板内蔵アクティブコンポーネントの旅 ペースメーカーを用いたPCB基板内蔵アクティブコンポーネントの探求 1 min Thought Leadership アメリカ合衆国では年間20万台のペースメーカーが埋め込まれており、心臓の異常を修正する手術プロセスは日常的なものとなっています。プロセスの準備をする際、心臓専門医は最適な埋め込み方法を決定するために3種類の切開方法から選択します。各切開方法は、患者の快適さと手術に伴うリスクの程度に影響を与えます。 切開は静脈へのアクセスを提供し、ペースメーカーのためのスペースを割り当てます。心臓専門医は、人間の組織から形成されたポケット内にデバイスを囲むことでペースメーカーを埋め込みます。外科医は、切開後に一本または二本の指を使って肉質の組織を優しく広げることで、皮膚のすぐ下の組織層内にポケットを形成することを選択できます。 別の方法として、ペースメーカーを胸筋の下に配置することがあり、これは主要な筋肉に浅い切開を入れることから始まります。この技術は、ポケットを作成するための鈍的な解剖で終わります。どちらの場合も、傷の閉鎖と治癒プロセスにより、組織がペースメーカーを包み込むことになります。 ペースを保つ マイクロコントローラー、MOSFET、電圧レギュレーター、 集積回路などのアクティブコンポーネントをPCBの基板内に埋め込むコンセプトは、人間の体内にペースメーカーを埋め込むプロセスと鏡像のようなものです。統合モジュールボード技術を使用すると、SMTコンポーネントは従来の硬質基板の表面にあるキャビティに埋め込まれます。 技術の進歩により、キャビティのサイズがより正確になり、PCB設計では、コンポーネントの寸法に対応するさまざまなキャビティ形状を取り入れることが可能になりました。誘電体材料を除去するためにレーザーを使用することで、位置精度と正確なキャビティの深さを実現します。小さく精密なフライス加工やルーティングツールも、コンポーネントに対する厳密な許容誤差を持つキャビティを製造するために必要な制御を提供します。 コンポーネント、基板、およびビルドアップ材料の間には、適切な回路動作のために、機械的、化学的、電気的な互換性が存在しなければなりません。コンポーネントを整列させて配置した後、次のステップは、等方性のはんだを含む成形ポリマーでキャビティを充填することです。ポリマーとはんだの混合物は互換性を保証します。コア基板を樹脂コーティングされた銅でラミネートすることで、マイクロビアの製造が可能になります。 強力なPCB設計ソフトウェアを使用すると、ビア製造を追跡するのに役立ちます。 埋め込みウェーハレベルパッケージング（EWLP）、埋め込みチップビルドアップ（ECBU）、チップインポリマー（CIP）プロセスは、製造中にアクティブコンポーネントを多層PCB内に完全に埋め込むことを可能にします。誘電体材料にキャビティをドリルで開けるのではなく、第二の埋め込み技術は、薄いウェーハパッケージをビルドアップ誘電層に直接配置します。 薄いパッケージのダイは基板に接合された後、PCBメーカーは液体エポキシまたは樹脂コーティングフィルムをダイ電材として適用し、コンポーネントを基板に成形します。EWLPはファンインを必要とし、ウェハーレベルで始まりますが、ECBU方法では、アクティブコンポーネントを完全に硬化したポリアミドフィルムの上に面を下にして取り付け、次元安定性のためにフレームに取り付けられ、ポリマー接着剤でコーティングされます。その後、メーカーはインターコネクト構造を構築します。 CIP方法は、一方で、薄いコンポーネントをコア基板の上に直接配置し、チップを接着剤で接合し、PCBのポリマー蓄積層にデバイスを埋め込みます。レーザードリリングは、コンポーネントの接触パッドへのビアを確立し、埋め込まれたアクティブコンポーネントの直上に受動デバイスを直接取り付けることを容易にします。 人生は試練に満ちている 心臓専門医はペースメーカーが機能すると仮定できません。ペースメーカーのインプラントにおいて心室および心房リードの配置が行われた後、心臓チームはペーシングチェックを実施します。ペーシングチェックの一部には、「境界電流」、つまり体の中心部から損傷した心臓への電流を確認することが含まれます。大きな電流は、リード先端電極と心筋との間に良好な接触があったことを示します。 それから、ペーシングチェックは、適切なミリボルト感知信号、正しいインピーダンス、適切なペーシング閾値、およびリード接続の安定性をテストします。これらのテストはそれぞれ、ペースメーカーが心臓の固有のリズムを感知し、心室を正しくペースし、心筋組織を電気的に捕捉するために必要なエネルギーを提供することを保証します。 組み込みアクティブコンポーネントも同様に徹底的なテストアプローチを必要とします。組み込みによりコンポーネントとPCBのサイズが小さくなることは利点をもたらしますが、プロセスによって欠陥が生じる可能性があります。小さく薄いはんだ接合部は割れることがあります。不適切な量のはんだペーストや誤ったはんだ付け温度も、弱い結合や断続的な接続を引き起こす可能性があります。 PCBのサイズを小さくすると、トレース間のショートサーキットの可能性が高まる場合があります。PCBにかかる機械的ストレスは基板を割れさせることがあり、はんだ付け中の表面張力の増加はトゥームストーニングを引き起こすことがあります。 これらの可能性を考慮すると、テストルーチンでは、オープントレース、トレース間のショートサーキット、およびマイクロショートをチェックする必要があります。埋め込みプロセスにはしばしば熱と真空圧が関与するため、変形したトレースや非導電性のビアもチェックするべきです。また、アクティブコンポーネントに対して機能的な低電圧テストを使用することも望ましいでしょう。新しいバージョンのフライングプローブテスターは、各側に4つのプローブを提供し、組み込みアクティブコンポーネントに対して包括的な機能テストを実行できます。 回路設計を行う際に適切なテストルーチンを確保することは、長い目で見ると手間を省くことができます。 これにはもう一つの側面があります 記事を読む
PCB設計内に割り当てられたテストポイントの検索とレポート PCB設計内に割り当てられたテストポイントの検索とレポート 1 min Thought Leadership 学校のテストでも運転免許のテストでも、仕事で日常的に口にする類のテストでも、「テスト」という語は、普段落ち着いている人を不安な気持ちにさせる可能性があります。反対に、テストに関わりがなければ同じ人でも明らかにリラックスしています。おそらく、PCB設計者は、自分の設計へのテストポイントの割り当てを終えると、大きな安堵のため息をつくでしょう。ただし、テストポイントを割り当てただけでは作業は終わりではありません。 PCB設計でのテストポイントの割り当ては、プロセスの前半部分に過ぎません。割り当て後は、テストポイントの割り当てを検証して、テストポイントの情報をレポートする必要があります。幸いAltium Designerには、テストポイントをチェックする高度なDRC機能と、テストポイント情報を使いやすいファイルに出力するためのユーティリティが用意されています。テストポイント割り当て後のそれらの手順の進め方について、以下で説明しましょう。 テストポイントの設定と割り当てのおさらい ここでは、製造中に自動的に行われるテストで使用される、プリント回路基板のテストポイントについて復習します。ベンチテストを実行するために技術者に提供されるPCBのテストの位置については説明しません。自動的に割り当てられたテストポイントの位置は、bare-board（製造）テストと、基板の組み立て後に行われるin-circuitテスト（ICT）の両方で使用されます。 Altium Designerには、テストポイントとしてビアおよびパッドを割り当てる機能があります。この割り当ては、特定のビアまたはパッドの属性を変更することにより手動で行うか、Testpoint Managerを使って自動で行うことができます。Testpoint Managerには、テスト対象のネット、テストポイントの候補とすべき特定サイズのビアまたはパッド、テストポイントのグリッド、その他のオプションなど、テストポイントの制約に関する設定があります。 Testpoint Managerを動作させるには、テストポイントのデザインルールを設定しておく必要があります。このルールは、後続の手順で行うテストポイント割り当ての検証にも適用されます。テストポイントの設定および割り当ての詳細については、 Altium DesignerでPCB設計のテストポイントを使用する方法をご覧ください。 割り当てられたテストポイントの検証 テストポイントを割り当てた後は、それらを検証して確認する必要があります。Altium Designerは、テストポイントのスタイルとデザインルールで設定した使用ルールに沿って、テストポイントの割り当てをチェックします。テストポイントのチェックは、製造担当に基板を送る前に実行する必要があるもう1つのDRCです。 テストポイントの割り当て後に基板を編集した場合、何らかの形でテストポイントに影響を及ぼした可能性があります。設計を次のフェーズに移行させる前に全てをチェックしておくことはよい設計習慣です。 テストポイントの割り当てについての最初の記事と同じ設計例を使用して説明します。 最初に行うのは、検証プロセスを実際に実行するためのエラー条件を組み込むことです。テストポイントの候補が全てオフグリッドのスルーホールパッドだったので、テストポイントのグリッドの使用はオフにしていました。エラーを見つけるため、テストポイントのグリッドを以下のように表示します。テストポイントのデザインルールは、[Design] ≫ 記事を読む
伝搬遅延を減らす：ロジックゲートと回路基板をタイムリーに保つ ロジックゲートの伝搬遅延を最小限に抑える：パルス列を同期させる 1 min Thought Leadership アナログ時計を使用している場合、夏時間は個人的な生活や職業生活に大きな混乱をもたらすことがあります。起きたときにスケジュールが1時間狂っていることに気づかないこともあります。誰もが夏時間の犠牲になったことを認めたくないものですが、これが起こると、スケジュールを再同期させなければなりません。 時計と電子部品を同期させることは、高速PCB設計において重要です。バストレースルーティング、高性能DDRメモリ、一般的な高速回路などのアプリケーションでは、信号とクロックパルスの正確なタイミングが必要です。xorゲートやNANDゲートなどのロジックゲートの伝搬遅延は、データを破損させ、重要なコンポーネントをシステムクロックと同期させることができなくなります。さらに、セットアップ時間とホールド時間は、クロックと信号のトレースを正確にルーティングすることを要求します。ゲート遅延などで供給電圧が停止すると、任意の集積回路が問題を経験する可能性があります。しかし、デジタル電子機器における伝搬遅延とは何でしょうか？ セットアップ時間とホールド時間 ロジックゲートにおける伝搬遅延は、通常、ロジックゲートの立ち上がり時間または立ち下がり時間を指します。これは、入力状態の変化に基づいてロジックゲートが出力状態を変更するまでの時間です。これは、ロジックゲートに固有のキャパシタンスによって発生します。過去には、クロックやデータ伝送速度が遅かったため、伝搬遅延はデジタル回路において主要な問題を引き起こすことは通常ありませんでした。なぜなら、立ち上がり時間や立ち下がり時間が比較的速かったからです。 しかし、現在の状況はそれほど便利ではありません。 高速回路では、クロック周波数がデジタル電子機器の伝搬遅延と同等になることがあります。その結果、システム内を移動するデータがクロックと同期していない可能性があります。例えば、ロジックゲートの伝搬遅延によって、デバイスに深刻な影響を及ぼすことがあります。この不一致のために、コンポーネントが設計通りに動作しないことがあります。ロジックゲートの伝搬遅延、または回路内の他の任意のタイプの伝搬遅延は、データ集約型アプリケーションでデータ破損を引き起こすこともあります。 例として、次のクロックパルスでトグルするように設定された立ち上がりエッジフリップフロップを考えてみましょう。クロックパルスの立ち上がりエッジが到着すると、出力状態はトグルし始めます。しかし、出力状態は即座に切り替わりません。代わりに、出力状態が0から1へ、またはその逆へ上昇するのには時間がかかります。これは、フリップフロップの下流にある出力パルスとクロックパルスが同期していない可能性があることを意味します。 伝搬遅延はオシロスコープで測定できます 伝搬遅延の補償 明らかに、デジタルシステムでクロック信号を速めることはできませんし、PCBの異なる部分でクロックパルスを選択的に速めることもできません。しかし、トレースの長さを調整することで、デバイス内の異なる信号の到着を遅らせることができます。小さな延長を加えることで、パルスをわずかに遅らせ、信号を再び同期させることができます。クロックトレースをわずかに遅らせることで、ICが適切な状態に落ち着く時間を与え、それでも同期を保つことができます。 適切な補償には、PCB内の異なるコンポーネント間の クロックスキューを計算することも必要です。ほとんどの場合、PCBはグローバルクロックによって動作し、それが直接異なるコンポーネントに供給されます。トレースが異なるコンポーネントに分岐する方法によって、クロックスキューが蓄積され、クロックと信号パルスを同期させるためにより大きなセットアップ時間とホールド時間が必要になることがあります。 信号が次のクロックパルス前に完全レベルに達するのに十分な時間を与える方法の一つは、PCBの特定のポイントでクロックトレースを迂回させることです。蛇行迂回はクロックパルスにちょうど良い遅延を与えることができます。差動トレースは一緒に迂回させ、密接な結合を維持する必要があります。 デバイスに必要なトレースを提供する では、どのトレースを迂回させるべきか、どうやって選ぶのでしょうか？補償は各ネットのトレースに適用されるべきです。まず、ネット内で最も長い信号トレースの長さを探し、残りのトレースがすべてのトレースを通じて信号が同期されるように迂回させます。最後に、このネットのコンポーネントに接続するクロックトレースの長さを調整します。ICが完全電圧に達するのに十分な時間だけクロックパルスを遅延させます。 ライン遅延と立ち上がり/立ち下がり時間 デジタル電子回路において、線路遅延と伝搬遅延は時々、同じ意味で使われることがあります。線路遅延は伝搬遅延と重要な関係があり、特定の条件下では信号伝送の問題を引き起こすことがあります。具体的には、出力信号の立ち上がり時間または立ち下がり時間を出力トレース上の線路遅延と比較する必要があります。トレースの長さが長い場合、出力信号は移動するパルスとして動き、インピーダンスの不一致で反射されることがあります。 特定の条件下では、信号トレースを伝送線として扱う必要があります。業界の経験則の一つに、PCBトレースの片道線路遅延が信号の立ち上がり/立ち下がり時間（どちらのエッジが速いか）の半分以上に等しいかそれ以上の場合、ロジックICからの出力信号トレースを終端することがあります。 これは、回路の信号トレースが十分に短い限り、インピーダンスの不一致があっても問題ないことを意味します。トレースが短い場合、信号はその完全な電圧レベルまで上昇し、出力電圧はトレース全体に適用されます。移動するパルスではなく、信号は二点間の一時的な定電圧として存在し、信号の反射はありません。 優れたPCBレイアウトソフトウェアである 記事を読む
OnTrack Newsletter May 2018 OnTrack Newsletter May 2018 1 min OnTrack OnTrack Newsletter 2018年5月 第2巻第2号 Altium On Trackニュースレターの5月号をお届けします! 2018年10月3～5日、太陽が降り注ぐカリフォルニア州サンディエゴでAltiumLive 2018: 年次PCB設計サミットが開催されます。この度、 事前登録を開始いたしましたのでご案内申し上げます。6月より申込ページのご利用が可能となりますが、事前にご登録いただけますと早期割引10％をご利用いただけます。（ヨーロッパのカンファレンスの詳細については、今しばらくお待ちください）イベントでは、基調講演および多数のトレーニングを提供します。2017年のサミットの ビデオをご覧ください。アルティウムの最新情報をぜひ現地でお楽しみください。 今月号のOnTrackニュースレターでは、Screaming Circuitsの実装のプロであるDuane Benson氏から、PCBに適切に実装するために設計プロセスで注意すべき点を 学びます。 次世代のイノベーターでは、ローズハルマン工科大学のFormula SAEチームについてご紹介します。 OnTrackビデオシリーズでは、再びBen Jordanがマルチボードについて説明します。 記事を読む