PCB配線

PCBの配線では、コンポーネント間の銅箔の接続を行います。最適な配線を行うことで、シグナルインテグリティー、低クロストークと低EMIを確保できます。PCBの配線や配線ルール、信号規格の遵守に最適なPCBレイアウト用ソフトウェアについては、当社のリソースライブラリをご覧ください。

Altium DesignerによるPCB配線 PCB配線とは Altium DesignerによるPCB配線

Filter

見つかりました

Sort by

ビアの作成のための優れたツールセット

ビアの作成のための優れたツールセット 1 min Guide Books クラス最高のパッドとビアのライブラリやドリルペアマネージャーでは、あらゆる種類のビアを定義して保存できます。 Altium Designer 専門家を対象とする、効果的で使いやすい最新のPCB設計ツール。 PCBのレイヤーの接続に使用されるビアでは、途切れのない信号経路の確保が要求されます。最も一般的なビアはPCBのすべてのレイヤーを貫通する円筒状の穴ですが、これはスルーホールと呼ばれます。スルーホールのそれぞれの端にはパッドが含まれます。密度の高い基板でのスペースの節約とシグナルインテグリティーの確保という特殊な用途向けのビアもあります。 PCBでは通常、少なくとも1つの内層と片方または両方の外層を接続するためにビアが使用されます。ブラインドビアは1つの外層と1つ以上の内層を接続し、その終端は内層になります。ベリードビアは内層の信号を接続しますが、外層には到達しません。それぞれの内層のビアの交点で接続が確立され、連続した信号経路が確保されます。コストに応じてこの種類のビアを選択します。 PCBのビアの種類最も一般的なビアはスルーホールビアで、すべてのPCBのうちの99%で使用されています。また、重要な信号に対処するために使用されるビアもあります。ここでは、シグナルインテグリティーを確保するために追加機能が必要になります。この用途で最も利用されているのはブラインドビアです。このビアは基板全体ではなく数レイヤーのみを貫通するので、誘導性が制限されます。そのため、内層の接続で外層からの遮蔽が必要な場合に使用されます。サーマルビアは、サーマルリリーフのパッドでパターンを使って、大量の電力を消費する機器から熱を逃がします。ブラインドビアの開始レイヤーと終了レイヤーの指定 Altium Designerのパッドとビアのテンプレートを使ったカスタムのビアの作成それぞれの種類のビアは、パッド/ビアテンプレートエディターで作成、定義して、設計のローカルパッド＆ビアライブラリに保存できます。このインテリジェントなエディターでは、IPC寸法が認識され、カスタムで作成したビアに名称が割り当てられます。この名称には、それぞれのビアのIPCの定義が含まれます。これが、PCBベンダー機能に関連付けられ、カスタムパッドやビアをユーザーが入手できるようになります。Altium Designerには、ユーザーの要求を予測するエディターが備わっています。これにより、製造に関する適切な制約を維持しながら、カスタマイズされたビアを設計に使用することができます。各ビアの特長に基づいてカスタムのビアを作成し、保存しておきましょう。サーマルビアを使用すれば、デザイン全体で熱を逃がすことができます。 PCBにサーマルビアを追加する方法については、こちらのwebセミナーをご覧ください。ブラインドビアとベリードビアを使用すると、PCBでスペースを節約してコストを削減できます。ブラインドビアとベリードビアの詳細については、こちらをご覧ください。マイクロビアでは、多層PCBで小さなトレースを配線したり、スペースを節約したりできます。 Altium

PCIeレイアウトと配線のガイドライン

PCIeレイアウトと配線のガイドライン 1 min Guide Books PCB設計者

PCB設計者

PCB設計者

PCB設計者子供の頃、コンピューターの筐体を開き、マザーボードに搭載された複雑なカードスロット、チップ、その他電子部品を見ると、製作者がどうやってこの部品すべてを正しく配置できたのか、不思議に思っていました。後にコンピューター・アーキテクチャーと周辺機器のPCB設計について学ぶと、私はPCB設計者が優れた電子機器を構築するために注いでいる労力に驚嘆しました。最新のGPU、USB、オーディオ、およびネットワークカードはすべて同じ相互接続規格である、PCI Expressの背面で実行できます。PCIeデバイスの高速PCB設計に慣れていない場合は、PCI-SIG (Peripheral Component Interconnect Special Interest Group) から標準ドキュメントを購入しない限り、このトピックに関する情報が少し断片的になります。幸いなことに、基本仕様は実用的な設計ルールに分割できるため、適切なPCB設計ソフトウェアを使用して次のPCIeデバイスを簡単にレイアウトおよび配線できます。他の高速設計/デザインと同様に、配線仕様に関する標準規格に盲目的に従っても、設計/デザインが意図したとおりに動作することは保証されません。プロトタイプの設計では徹底的にテストして、シグナルインテグリティーの問題が設計内に潜んでいないことを確認する必要があります。インピーダンスや配線長などの点ですべてを適切な配線仕様に合わせて設計したとしても、レイアウトの選択が不適切なために設計が失敗する可能性は依然としてあります。各世代のPCIe仕様にはテスト要件も含まれており、これは PCI-SIG Webサイトで公開されています。ここではテストには立ち入りませんが、このまま読み続けて、規格の内容と、新しい PCIe 世代に最適に準拠するようにPCIeカードを設計する方法の簡単な概要を確認してください。配線仕様現在、PCIeの仕様を統括する業界の作業グループであるPCI-SIGが、PCIeの5つの世代をリリースしています。 PCIe Gen 5は今年リリースされ、PCIe

制御インピーダンスルーティングのためのPCB設計ガイドライン

PCBルーティング中の制御インピーダンスに関するPCB設計ガイド 1 min Thought Leadership 1831年6月、サー・ジェームズ・クラーク・ロスはカナダ北部のブーシア半島で北磁極を発見しました。しかし、「発見」という言葉が示すように、北磁極が静止しているかのように思われがちですが、実際には北磁極と南磁極は絶えず移動しています。地球の磁場は時間とともに変化し、その変化が起こると、極の位置も移動します。年間55kmの移動速度を考えると、「極急行」という新たな意味が出てくるかもしれません。しかし、PCB内での信号の伝達を考える際には、一方の極から他方の極への移動にかかる時間、費用、エネルギーを心配する余裕はないかもしれません。トレースのルーティングやトレース幅は重要ですが、回路基板のグラウンドプレーン上のトレースは、差動インピーダンスの追跡を難しくすることがあります。トレースや制御インピーダンスのルーティングにおいて、PCB設計ソフトウェアを最大限に活用する方法を学ぶことが役立ちます。複雑なインピーダンスの探求インピーダンスに関して、「極性」という概念は異なるタイプの探求を意味します。複素インピーダンスは、多成分AC回路を扱う上で重要なツールです。これらの回路における電圧や電流を正弦と余弦で表す代わりに、インピーダンスを複素指数またはとして表現できます。インピーダンスは、特定の周波数での単一の複素指数に対する電圧/電流比として機能します。そこから、個々の回路要素のインピーダンスを純粋または実数の虚数として表現できます。これにより、理想的なインダクタの純粋に虚数のリアクティブインピーダンスは次のようになります：一方、理想的なキャパシタの純粋に虚数のリアクティブインピーダンスは次のように現れます：純粋または虚数への移行には、実軸に沿った抵抗を持つ複素平面の使用が必要です。ここで、キャパシタとインダクタのリアクタンス値は虚数となります。虚数のインピーダンスはインピーダンスのリアクティブ成分を提供し、リアクタンスによって発生する位相の変化を評価することを可能にします。 RLおよびRC成分の直列組み合わせでは、ベクトルの成分として成分値を加算できます。複素数として、これらの値は抵抗と同じ単位を持ちます。複素インピーダンスの極形式 RL回路とRC回路の複素表現の極形式は、電圧と電流の振幅と位相の関係を示す二次元座標系として現れます。平面上の各点は、基準点からの特定の距離と基準方向からの特定の角度にあります。基準点は極として機能し、基準方向における極からの光線は極軸を指します。極からの距離は半径または極座標であり、角度は極角を表します。極形式では、複素インピーダンスの大きさは電圧振幅と電流振幅の比と等しくなります。複素インピーダンスの位相は、電圧よりも電流の位相シフトと等しくなります。方程式の形では、インピーダンスは次のように現れます：大きさは電圧差振幅と電流振幅の比を表し、引数Ɵは電圧と電流の位相差を与えます。一方、は虚数単位を表します。複素インピーダンスの極形式を使用すると、インピーダンス量の乗除が簡単になります。制御インピーダンスPCBルーティングのためのトレースを計画できることが必要です PCBインピーダンスコントロール複素インピーダンスとその極形式に関する非常に簡潔な議論は、インピーダンスの計算に伴う数学的な複雑さと、PCB設計におけるインピーダンス制御に遭遇する困難な問題の両方を強調しています。多層の高周波回路は、伝送線として機能する多数のビアと分岐を含んでおり、ソースと負荷の間でエネルギーの反射が発生する可能性があるため、問題はさらに困難になります。回路のタイプや複雑さに関わらず、信号経路に沿った全てのインピーダンスが一致する場合にのみ、最大の信号伝送が発生します。回路基板の設計に最良の実践を用いることで、トレースが適切に配線され、インピーダンスが適切に一致するようにすることができます。ソースの出力インピーダンス、トレースのインピーダンス、および負荷の入力インピーダンスを一致させるには：コンポーネントのインピーダンスを一致させるトレースの特性（長さ、幅、厚さなど）を測定する所望のインピーダンスを達成するためにマイクロストリップを使用する

高速PCBレイアウトガイドライン

高速PCBレイアウトのガイドライン：配置のヒントと戦略 1 min Guide Books 不動産業界では、「立地、立地、立地」という言葉がよく使われます。興味深いことに、高速PCBレイアウトにおいても同じことが言えます。高速PCB設計プロセスのすべての側面が重要ですが、特に部品の配置は、簡単な配線、EMIの最小化、そして追加のレイヤーが不要になる可能性を高めるために特に重要です。標準的なPCB設計で問題なく機能する配置方法でも、高速設計の厳しい信号フロー要件を満たさない場合があります。設計が機能するためには、本当に「立地、立地、立地」がすべてです。高速PCBレイアウトを作成する際に考慮すべきいくつかのヒントと戦略をここで紹介します。まず、高速設計における基本的な部品配置の考慮事項を見ていきます。次に、ボード上に部品を配置する前にフロアプランを作成する利点について説明します。最後に、そして決して重要性が劣るわけではありませんが、終端抵抗の配置について議論します。高速PCBレイアウトにおける部品配置 PCBレイアウトは、多くの競合する目標を持つ難しいパズルのようなものです。しばしば、あるフォームファクターの制約や層数の目標を満たす必要があり、これらの制約やその他多くの要件を満たすように部品を配置する必要があります。高速PCBレイアウトでは、部品は一般的に以下の方法で配置されるべきです：回路ブロックごとにグループ化する：まず、システム内で特定のタスクを実行するコンポーネントをまとめます。例えば、電力調整に関わるすべてのコンポーネントを一緒にグループ化するべきです。大きなプロセッサの周りにグループ化する：これらのコンポーネントは高いI/O数を持ち、グループ化された回路ブロックと直接インターフェースします。中央のプロセッサの周りに第一レベルの回路ブロックを配置し、その周りに下流のブロックを配置しようと試みてください。ルーティングチャネルへのアクセスによってグループ化する：別のコンポーネント上の共通インターフェースにアクセスする必要がある一連のコンポーネントがある場合、これらのコンポーネントのピンが互いに向き合うように配置しようとしてください。これが常に可能というわけではありませんが、成功すれば内部層を通過したり、他のコンポーネントの周りを長いパスでルーティングする必要はありません。下の画像では、レイアウトの最も右側に大きなMCUがあり、その周りにはピンがMCUを向いて配置された他のコンポーネントがグループ化されているのがわかります。左側にさらに進むと、コネクタ、LED、およびいくつかの受動部品などの二次コンポーネントが見えます。これらは大まかにMCUの一方の側面を向くように並べられています。これにより、MCUから左側のボード領域へ直接ルーティングすることが可能になります。高速PCBレイアウトの例回路の機能ブロックの配置を計画する際には、電源とグラウンドプレーンのニーズも考慮してください。通常、連続した電源プレーンの使用が好まれますが、設計のニーズにより複数の電圧用に分割された電源プレーンが必要な場合は、分割された部分をまたいで接続されたコンポーネントを配置する際に注意してください。高速伝送線は電源プレーンの分割を横切るべきではありません。それによって、これらの信号のリターンパスが途切れてしまいます。また、その回路の一部ではない他のコンポーネントを、その回路のコンポーネント間に配置することも避けてください。これもその回路のリターンパスに影響します。部品配置における異なるコンポーネントブロック、コネクタ、その他の回路についてもう少し詳しく見てみましょう。レイアウトのフロアプランニングによる配置準備配置のためのフロアプランを作成することは、高速PCBレイアウトを準備する効果的な方法です。事前に計画することで、上述したようなコンポーネントのグループを考慮に入れることができ、設計の最後の段階で配置される際に驚くことがありません。機能ブロック電源、RF、デジタル、アナログなどの回路の機能ブロックは、信号の交差を最小限に抑えるために、グループとして整理して配置するべきです。事前配置フロアプランにより、機能ブロック間の信号フローがどのようなものか、そしてそれに最適な計画方法を把握できます。例えば、可能な限り低周波数のアナログを一緒にグループ化することで、高周波数または高速信号がアナログ回路の敏感な領域を横切る必要がなくなります。 EMIとコネクタ高速動作するデバイスを基板の端に近づけて配置するのは避けるべきです。これは、基板の端が開いた空洞のように機能し、電磁放射が基板の端から漏れ出る可能性があるためで、これにより他のコンポーネントに影響を与える電磁干渉（EMI）が増加する可能性があります。

Customer Success Stories Benchmark Electronics Discover how Benchmark eliminated manual processes, improved cross-team visibility, and accelerated product development with Altium solutions.