PDNインピーダンス解析、およびモデリング：回路図からレイアウトまで

シグナルインテグリティーはよく話題になりますが、シグナルインテグリティーはパワーインテグリティーと密接に関連しています。これは、電源/電圧レギュレーターからのスイッチングノイズまたはリップルを減らすだけではありません。PCB内のPDNのインピーダンスにより、基板のコンポーネントが電源の問題が原因で設計どおりに機能しなくなる設計上の問題が明らかになります。

ここでは、PDNインピーダンス解析の基本モデルについて理解していきます。PDNインピーダンスのある程度、正確なモデルを構築できれば、コンポーネントに適したデカップリング ネットワークを設計し、PDNのインピーダンスを許容範囲内に保持できます。

PDNインピーダンス解析を行う理由

この記事をご覧の高速、および高周波設計者の方は、この質問に対する答えを既にご存じだと思います。しかし、技術的な需要の高まりに合わせ、全ての設計者が予想より早く高速および高周波設計者になることが考えられるため、PDNインピーダンスがPCBの信号の動作に与える影響を理解しておくことが重要です。残念なことに、この情報は必ずしも1つの場所に適切にまとめているわけではないため、ここで詳しく説明したいと思います。

簡単にまとめると、PDNインピーダンスは回路の次の側面に影響します。

• 電源バスノイズ。PCBの過渡電流が原因で生じる電圧リップル。PDNインピーダンスは周波数の関数であるため、スイッチングによって生じる電圧リップルも周波数の関数になることに注意してください。これらの過渡電流は、電圧レギュレーターからの出力のノイズレベルに関係なく発生する可能性があります。

• 電源バスノイズの減衰。場合によっては、電源バス上のリップルがリンギング（減衰不足過渡振動）として示されることがあります。これは、デカップリング コンデンサーのサイズが適切でない場合、またはデカップリング ネットワークでデカップリング コンデンサーの自己共振周波数が考慮されていない場合に発生する可能性がある1つの問題です。

• 必要なレベルのデカップリング。従来、コンデンサーは自己共振周波数が相対的に低い（100MHz以下）ために、TTLと高速のロジックファミリーを使用するPCBでデカップリングを確保するには不十分でした。そのため、設計者はデカップリングを確保するのに十分な静電容量を提供するために、プレーン間静電容量を使用していました。自己共振周波数がGHzの新しいコンデンサーを利用すれば、高速/高周波PCBでデカップリングを十分提供することができます。

• 電流リターンパス。リターン電流は最小抵抗（DC電流の場合）または最小リアクタンス（AC電流の場合）の経路をたどります。グラウンド ネットワークのインピーダンスはスペースによって異なり、信号トレースとPDN間の寄生結合に一部、依存します。

• IRドロップ。電源およびリターン電流のDC部分では、PDNを構成する導体の固有抵抗により一定の損失が生じます。以下の画像はPDN解析結果の例で、特定の信号トレースの下を通るリターン電流と、同じGNDプレーンのDC電流を示しています。 

• タイミングジッター。信号の伝播時間は有限であるため、デカップリング コンデンサー、およびレギュレーターから引き出される電流がスイッチング コンポーネントに到達するまで時間がかかります。これらの信号がコンポーネントに到達すると、出力信号に干渉し、信号の立ち上がり時間にジッターを発生させる可能性があります。一般的に、パワーレールのノイズによるタイミングジッターは、ノイズの強度、およびレギュレーターとコンポーネント間の長さに応じて増加します。長いパワーレールでは、タイミングジッターが数ナノ秒で数百に達して、データの同期がとれなくなり、ビットエラー率が増加する可能性があります。 

このPDNアナライザー出力の信号トレースに注目

PDNインピーダンス解析の簡略モデル

PDNの寄生成分に対処すれば、PDNのインピーダンス スペクトルとその過渡応答を回路図から直接、モデリングできます。以下のモデルでは、いくつかの回路要素があるのがわかりますが、このモデルに含まれている実際のコンポーネントは2つのみです。1つ目は電源/レギュレーターで、出力インピーダンスZ（out）が指定され、通常はRL直列です。2つ目はデカップリング コンデンサーで、理想的な静電容量はCc1です。残りの回路要素は寄生成分です。Rs値とLs値は、それぞれ固有の導体抵抗および寄生パワープレーン インダクタンスをモデル化するために使用されます。Rp、Lp、およびCp要素は、パワープレーンとGNDプレーン間の寄生結合（プレーン間静電容量）を構成しています。

PDNインピーダンス解析の簡略モデル。画像ソース: nwengineeringllc.com

このモデルを解析する前に、モデルのさまざまな要素の値を判断、または推定する必要があります。デカップリング コンデンサーの値は簡単に確認できます。目的のコンデンサーのデータシートで確認するだけです。プレーン間静電容量のおおよその量も簡単に推定できます。基板の比誘電率、重なり合うGND/パワープレーンの面積、スタックアップ内のGND/パワープレーン間の距離を使用するだけで、プレーン間静電容量のCpがわかります。残りのR値は、目的のトレース寸法を使用して計算できます。L値は、回路の各部分の近似ループ インダクタンスから推定する必要があります。これらの値は、一般的にpHから数nHほどです。

このモデルの解析における目標は次の2つです。

1. 右側の+端子と-端子間のインピーダンスを周波数の関数として判断します。これは、単純な周波数掃引で実行できます。

2. PDNインピーダンスが目標インピーダンスよりも小さいことを確認します。目標インピーダンスは、スイッチングICがPDNに引き込む電流と許容電圧リップルを使用して計算されます。

目標インピーダンス

3. 電流源を電源出力と並列に追加して（Z（out）の前に正端子を置く）、過渡電流の動作を調べます。電流源を設定して、以下の式に示す総電荷量をQとするデルタ関数のインパルスを供給するか、ステップ電流を供給します。これによって、PDNの右端にあるスイッチングICに伝搬される電流のバーストがシミュレートされます。

PDNの過渡応答をシミュレートするために使用すべきインパルスの大きさ

4. 最低周波数のPDN共振（インピーダンス スペクトルのピーク）がスイッチングICの折点周波数よりも大きいことを確認します。つまり、可能な限り最も広い周波数帯域でリップルを最小限に抑えるということです。

3番目のポイントは、下流のスイッチングICによる過渡応答をモデル化することを目的としています。同時に切り替わるICが10個あり、それらが全て同じ過渡電流をPDNに引き込む場合、インパルスの大きさは10倍になり、目標インピーダンスは10分の1の大きさにする必要があります。これらの3つのポイントを確認したら、結果の解釈に進み、PDNの電力変動を抑制するために実行できる設計手順を確認できます。

PDNインピーダンス解析結果の解釈

ポイント1と2については、PDNインピーダンスがクロック周波数および折点周波数間の全ての周波数（デジタル信号の場合）または使用する関連周波数内（アナログ信号の場合）で、目標インピーダンスよりも小さいことを確認します。目標インピーダンスよりも小さい場合、また全てのICが同時に切り替わる場合に基づいてインピーダンスを計算している場合、PDNはシグナルインテグリティーの問題を引き起こすことなく意図したとおりに機能する可能性が高くなります。

ポイント3の結果への対応は、PDNの過渡応答が不足減衰振動として示されるどうかによって異なります。過渡応答が不足減衰の場合、この振動を臨界減衰または過減衰の状態にする必要があります。これには、より大きなデカップリング コンデンサーを使用するか、有効直列インダクタンスが低いコンデンサーを使用する必要があります。デカップリング コンデンサーは、前述のインパルス電荷量を提供できるサイズにする必要がありますが、過渡応答が過減衰、または非常に小さくなるように最低PDN共振の条件を変更するために、より大きなデカップリング コンデンサーの使用を試すことができます。

ポイント4の目標の達成は常に可能とは限りませんが、試してみるべきです。この設計目標を達成できない場合でも、PDN共振のインピーダンスが目標インピーダンスよりも小さいかどうか、また関連する帯域幅内にPDNインピーダンス共振が1つしかないことが明らかになります。関連帯域幅内にインピーダンスの共振のピークが複数ある場合、過渡電流で確認される合計インピーダンスはピーク インピーダンスの合計とほぼ一致するため、問題が発生する可能性があります。この合計インピーダンスが目標インピーダンスを超える可能性が高くなります。

前述のデカップリング コンデンサーのサイズ設定、および自己共振の問題に加えて、ポイント3の結果を見れば、1ns以上の速さのロジック（ECLなど）でICを適切にデカップリングするための要件としてプレーン間静電容量がリストされている理由がわかります。自己共振周波数が高い非常に大きなデカップリング コンデンサー（現在市販されている）を使用する方法を除き、これまで、隣接するレイヤーにGNDプレーン、およびパワープレーンを配置するのが、PDNで必要なレベルのデカップリングを提供する唯一の方法でした。複数のコンデンサーを使用してプレーン間静電容量、またはデカップリング静電容量を増やす場合（前の段落でリンクされている記事を参照）、この静電容量を十分に大きくすると、過渡応答が過減衰状態になり、除去されることに注意してください。

ダイ、およびパッケージについて

勘の鋭い設計者は、パッケージ、およびダイのインピーダンスの影響がPDNの負荷に組み込みこまれているため、前述の解析に含まれていないことに気づいているかもしれません。これらには、容量性、および誘導性の寄生成分が含まれるため、PDNでも対処する必要があります。

パッケージ、およびダイの寄生成分を含むPDNモデル

Altium Designer^®の効果的なPCB設計、および解析ツールを使用して、回路図とレイアウトのあらゆる側面を解析し、複雑なPCBで発生するシグナルインテグリティーの問題を防止できます。これらのツールは、ルール駆動型の統合設計エンジンに基づいて構築されており、設計プロセス全体で重要なDRCを実行できます。また、単一のプラットフォームで製造計画、およびドキュメンテーション機能を利用できます。

Altium Designerの無料評価版をダウンロードし、業界最高のレイアウト、シミュレーション、および製造計画ツールの詳細を学習できます。詳細は、今すぐAltiumのエキスパートにお問い合わせください。